集成電路設(shè)計(jì)與集成系統(tǒng)：數(shù)字集成電路測(cè)試及可測(cè)性設(shè)計(jì)

定　價(jià)：￥79.00

作　者：	張曉旭、張永鋒、山丹編著
出版社：	化學(xué)工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

購(gòu)買這本書可以去

當(dāng)當(dāng)網(wǎng) (￥60.80)

ISBN：	9787122465535	出版時(shí)間：	2024-11-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：		字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　本書從數(shù)字集成電路測(cè)試與可測(cè)性設(shè)計(jì)的基本概念出發(fā)，系統(tǒng)介紹了數(shù)字集成電路測(cè)試的概念、原理及方法。主要內(nèi)容包括：數(shù)字集成電路測(cè)試基礎(chǔ)、測(cè)試向量生成、可測(cè)性設(shè)計(jì)與掃描測(cè)試、邊界掃描測(cè)試、內(nèi)建自測(cè)試、存儲(chǔ)器測(cè)試，以及可測(cè)性設(shè)計(jì)案例及分析。本書將理論與實(shí)踐相融合，深入淺出地進(jìn)行理論講解，并輔以實(shí)例解析，幫助讀者從入門級(jí)別的理解到信手拈來(lái)的精通，實(shí)現(xiàn)從理論知識(shí)到工程應(yīng)用的有效過(guò)渡。本書可作為高等院校集成電路設(shè)計(jì)與集成系統(tǒng)等專業(yè)的教材，也可供集成電路及相關(guān)行業(yè)的工程技術(shù)人員參考。

作者簡(jiǎn)介

　　張曉旭，大連東軟信息學(xué)院教師。曾任職于松下電器軟件開(kāi)發(fā)（大連）有限公司，擔(dān)任半導(dǎo)體開(kāi)發(fā)部門工程師，主要負(fù)責(zé)集成電路設(shè)計(jì)、驗(yàn)證、測(cè)試等工作。2016年9月至今，任職于大連東軟信息學(xué)院，擔(dān)任集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)教師。參與省級(jí)縱向項(xiàng)目2項(xiàng)，市級(jí)縱向項(xiàng)目1項(xiàng)。參與橫向項(xiàng)目10項(xiàng)。參與發(fā)明專利1項(xiàng)，實(shí)用新型專利1項(xiàng)。指導(dǎo)學(xué)生參與專業(yè)競(jìng)賽，多次獲得省三以上獎(jiǎng)勵(lì)，獲全國(guó)大學(xué)生集成電路創(chuàng)新創(chuàng)業(yè)大賽一等獎(jiǎng)。

圖書目錄

第1章緒論 001
1.1 電路測(cè)試的意義 001
1.2 電路測(cè)試的分類及基本方法 005
1.2.1 電路測(cè)試分類 005
1.2.2 電路測(cè)試基本方法 007
1.3 自動(dòng)測(cè)試設(shè)備 009
習(xí)題 010
第2章數(shù)字集成電路測(cè)試基礎(chǔ) 011
2.1 缺陷、錯(cuò)誤和故障 011
2.1.1 缺陷、錯(cuò)誤 011
2.1.2 故障 012
2.1.3 常用故障模型 013
2.1.4 單固定故障 014
2.2 單固定故障精簡(jiǎn) 018
2.2.1 故障等效 018
2.2.2 故障支配 020
2.2.3 最小故障集精簡(jiǎn) 021
2.2.4 測(cè)試向量生成舉例 023
2.3 多固定故障 024
2.4 故障淹沒(méi) 024
習(xí)題 025
第3章測(cè)試向量生成 027
3.1 自動(dòng)測(cè)試向量生成 027
3.1.1 布爾差分法 028
3.1.2 路徑敏化法 030
3.2 隨機(jī)測(cè)試向量生成 036
3.2.1 純隨機(jī)測(cè)試向量生成 036
3.2.2 偽隨機(jī)測(cè)試向量生成 037
3.3 模擬 042
3.3.1 驗(yàn)證、模擬與仿真 042
3.3.2 邏輯模擬 044
3.3.3 故障模擬 045
3.4 實(shí)例 050
3.4.1 自動(dòng)測(cè)試向量生成EDA工具 050
3.4.2 自動(dòng)測(cè)試向量生成實(shí)例 052
3.4.3 邏輯模擬與故障模擬實(shí)例 068
3.4.4 偽隨機(jī)測(cè)試向量生成電路實(shí)例 073
3.4.5 TetraMAX工具腳本 075
習(xí)題 075
第4章可測(cè)性設(shè)計(jì)與掃描測(cè)試 078
4.1 可測(cè)性設(shè)計(jì)分析 078
4.1.1 可測(cè)性分析 078
4.1.2 電路測(cè)試問(wèn)題 079
4.2 掃描測(cè)試設(shè)計(jì) 083
4.3 全掃描設(shè)計(jì) 088
4.3.1 掃描路徑測(cè)試 088
4.3.2 掃描測(cè)試計(jì)算 089
4.3.3 掃描測(cè)試舉例 091
4.4 基于EDA工具的掃描設(shè)計(jì) 092
4.5 實(shí)例 094
4.5.1 掃描鏈插入EDA工具 094
4.5.2 掃描鏈插入實(shí)例 095
4.5.3 DFT Compiler工具腳本 101
習(xí)題 102
第5章邊界掃描測(cè)試 104
5.1 邊界掃描基礎(chǔ) 104
5.2 邊界掃描結(jié)構(gòu) 105
5.2.1 測(cè)試訪問(wèn)端口 108
5.2.2 數(shù)據(jù)寄存器 109
5.2.3 指令寄存器 112
5.2.4 指令 113
5.2.5 TAP控制器及操作 116
5.2.6 邊界掃描鏈結(jié)構(gòu) 122
5.3 邊界掃描描述語(yǔ)言 123
5.4 實(shí)例 132
5.4.1 TAP控制器的硬件描述 132
5.4.2 累加器的邊界掃描描述 135
習(xí)題 138
第6章內(nèi)建自測(cè)試 139
6.1 內(nèi)建自測(cè)試概念 139
6.1.1 內(nèi)建自測(cè)試類型 142
6.1.2 內(nèi)建自測(cè)試向量生成 143
6.2 響應(yīng)數(shù)據(jù)分析 143
6.2.1 數(shù)“1”法 144
6.2.2 跳變計(jì)數(shù)法 144
6.2.3 奇偶校驗(yàn)法 144
6.2.4 簽名分析法 145
6.3 內(nèi)建自測(cè)試結(jié)構(gòu) 149
6.3.1 按時(shí)鐘測(cè)試BIST系統(tǒng) 149
6.3.2 按掃描測(cè)試BIST系統(tǒng) 150
6.3.3 循環(huán)BIST系統(tǒng) 150
6.3.4 內(nèi)建邏輯塊觀察器 150
6.3.5 隨機(jī)測(cè)試塊 152
6.4 實(shí)例 153
6.4.1 內(nèi)建自測(cè)試電路設(shè)計(jì) 153
6.4.2 多輸入簽名分析電路設(shè)計(jì) 157
習(xí)題 158
第7章存儲(chǔ)器測(cè)試 161
7.1 存儲(chǔ)器結(jié)構(gòu) 161
7.2 存儲(chǔ)器故障模型 163
7.3 存儲(chǔ)器測(cè)試算法 165
7.3.1 MSCAN測(cè)試算法 166
7.3.2 GALPAT測(cè)試算法 166
7.3.3 其他測(cè)試算法 167
7.4 存儲(chǔ)器測(cè)試方法 173
7.4.1 存儲(chǔ)器直接存取測(cè)試 173
7.4.2 存儲(chǔ)器內(nèi)建自測(cè)試 173
7.4.3 宏測(cè)試 175
7.5 存儲(chǔ)器修復(fù) 176
7.6 實(shí)例 176
習(xí)題 186
參考文獻(xiàn) 190