從算法到電路：數(shù)字芯片算法的電路實現(xiàn)

目　　錄
序
前言
第1章　芯片算法與數(shù)字電路設(shè)計　1
1.1　芯片研發(fā)的流程　1
1.1.1　芯片公司的分類　1
1.1.2　芯片設(shè)計流程　2
1.2　芯片數(shù)字電路設(shè)計與算法的關(guān)系　4
1.2.1　預(yù)研階段　4
1.2.2　系統(tǒng)架構(gòu)確定階段　5
1.2.3　實際電路設(shè)計階段　5
1.3　芯片驗證與算法的關(guān)系　6
1.3.1　普通驗證　6
1.3.2　算法驗證　6
1.4　算法工具和數(shù)字開發(fā)工具　7
1.5　數(shù)字開發(fā)工程師掌握算法知識的必要性　8
1.5.1　算法的具象化　8
1.5.2　算法的定點化　8
第2章　數(shù)字電路設(shè)計的算法基礎(chǔ)　10
2.1　電路中有符號數(shù)的表示　10
2.1.1　無符號的信號對應(yīng)的實體電路　10
2.1.2　有符號的信號對應(yīng)的實體電路　11
2.1.3　補碼羅盤　12
2.1.4　補碼的優(yōu)勢　12
2.2　信號位寬　13
2.2.1　無符號整數(shù)信號的位寬　13
2.2.2　無符號浮點信號的位寬　13
2.2.3　有符號信號的位寬　14
2.2.4　特殊取值范圍的位寬處理　14
2.2.5　MSB和LSB　14
2.2.6　信號的范圍和精度　15
2.2.7　信號變化范圍的確定　15
2.2.8　運算結(jié)果的位寬　16
2.3　溢出保護(hù)　19
2.3.1　什么是溢出　19
2.3.2　是否需要溢出保護(hù)　19
2.3.3　無符號信號的溢出保護(hù)　20
2.3.4　有符號信號的溢出保護(hù)　22
2.4　截位與四舍五入　24
2.4.1　截位的數(shù)學(xué)本質(zhì)　24
2.4.2　四舍五入的設(shè)計方法　25
2.5　浮點數(shù)在電路中的定點化　27
2.6　signed聲明和注意事項　28
2.7　從算法到RTL實現(xiàn)的轉(zhuǎn)化流程　32
第3章　加法電路設(shè)計　33
3.1　實現(xiàn)加法器的方法　33
3.2　全加器的實現(xiàn)　34
3.3　超前進(jìn)位加法器的實現(xiàn)　37
3.4　邏輯優(yōu)化和面積對比　39
3.5　浮點數(shù)加法的電路實現(xiàn)　40
3.6　有符號數(shù)加法的電路實現(xiàn)　45
第4章　乘法電路設(shè)計　48
4.1　用綜合器實現(xiàn)乘法電路　48
4.2　基于加法迭代的乘法電路　53
4.3　基于CORDIC的乘法電路　63
4.3.1　CORDIC原理　64
4.3.2　線性坐標(biāo)系對CORDIC通式的簡化　72
4.3.3　線性坐標(biāo)系旋轉(zhuǎn)模式下的CORDIC運算　73
4.3.4　算法建?！?4
4.3.5　電路實現(xiàn)　80
4.4　不同實現(xiàn)方式的面積與性能比較　85
4.5　浮點乘法的電路實現(xiàn)　85
4.6　有符號數(shù)乘法的電路實現(xiàn)　88
第5章　除法電路設(shè)計　91
5.1　用綜合器實現(xiàn)除法電路　92
5.2　線性迭代除法電路　97
5.2.1　算法建模　97
5.2.2　電路實現(xiàn)　105
5.3　基于CORDIC的除法電路　112
5.3.1　線性坐標(biāo)系向量模式下的CORDIC運算　112
5.3.2　算法建?！?13
5.3.3　電路實現(xiàn)　120
5.4　不同實現(xiàn)方式的面積與性能比較　123
5.5　復(fù)數(shù)除法電路　125
5.5.1　復(fù)數(shù)的原理和應(yīng)用　125
5.5.2　復(fù)數(shù)除法方案　126
5.5.3　電路實現(xiàn)　127
第6章　常用數(shù)字信號處理電路設(shè)計　131
6.1　基于CORDIC的正余弦波發(fā)生器　131
6.1.1　圓坐標(biāo)系對CORDIC通式的簡化　131
6.1.2　圓坐標(biāo)系旋轉(zhuǎn)模式下的CORDIC運算　132
6.1.3　算法建模　133
6.1.4　電路實現(xiàn)　142
6.2　基于查表法的正余弦波發(fā)生器　147
6.2.1　查表法的優(yōu)缺點　147
6.2.2　查表數(shù)據(jù)的構(gòu)造以及用腳本生成Verilog格式的方法　148
6.2.3　查表法結(jié)構(gòu)設(shè)計　151
6.2.4　查表法與CORDIC法的面積對比　153
6.2.5　查表法對算法電路設(shè)計的啟示　154
6.3　反正切運算電路　155
6.3.1　圓坐標(biāo)系向量模式下的CORDIC運算　155
6.3.2　算法建?！?56
6.3.3　電路實現(xiàn)　161
6.4　復(fù)數(shù)求模電路　162
6.4.1　算法原理　162
6.4.2　算法建模　163
6.4.3　電路實現(xiàn)　170
第7章　濾波器基礎(chǔ)概念　174
7.1　頻率和相位　174
7.2　信息的傳遞方式　178
7.3　帶寬　183
7.4　濾波器的作用　185
7.5　濾波器的功能類型　186
7.6　濾波器關(guān)注的指標(biāo)　186
7.7　濾波器的響應(yīng)特性　188
7.8　濾波器的結(jié)構(gòu)類型　190
7.9　FIR濾波器的結(jié)構(gòu)　191
7.10　系統(tǒng)函數(shù)　193
7.11　一拍延遲對應(yīng)的Z變換　194
7.12　在已知頻域響應(yīng)的前提下求FIR的抽頭系數(shù)　195
7.13　相移濾波和頻譜奇對稱　196
7.14　頻譜復(fù)制情況下的抽頭　201
7.15　使用頻域掃描方式獲取濾波器抽頭的應(yīng)用場景　202
第8章　濾波器電路設(shè)計　203
8.1　低通濾波器　203
8.1.1　濾波器設(shè)計工具　203
8.1.2　設(shè)計命題說明　209
8.1.3　抽頭個數(shù)和數(shù)值的確定　210
8.1.4　自動生成濾波器電路　213
8.1.5　手工編寫濾波器電路　215
8.1.6　低通濾波器的驗證　219
8.2　高通濾波器 223
8.2.1　抽頭個數(shù)和數(shù)值的確定  223
8.2.2　電路實現(xiàn)與驗證  224
 
第9章　ΣΔADC電路設(shè)計   226
9.1　ADC概述   226
9.1.1　ADC的本質(zhì)   226
9.1.2　ADC的性能指標(biāo)   227
9.1.3　ADC的參考電壓   230
9.1.4　ADC的符號   232
9.2　ΣΔADC的組成   232
9.3　簡單ΣΔ結(jié)構(gòu)及其特征   233
9.4　復(fù)雜ΣΔ結(jié)構(gòu)   239
9.4.1　 高階噪聲濾波與一階噪聲濾波的性能比較   239
9.4.2　Mash1-1-1結(jié)構(gòu)   240
9.4.3　Mash2-1-1結(jié)構(gòu)   241
9.4.4　ΣΔ結(jié)構(gòu)的算法建模   243
9.5　抽取濾波器概述   249
9.6　題設(shè)   253
9.7　濾波器的性能指標(biāo)   254
9.8　CIC濾波器   255
9.8.1　濾波器結(jié)構(gòu)   255
9.8.2　算法建模   256
9.8.3　電路實現(xiàn)   259
9.9　CIC補償濾波器   263
9.9.1　算法建模   263
9.9.2　電路實現(xiàn)   265
9.10　半帶濾波器   268
9.10.1　算法建模   268
9.10.2　電路實現(xiàn)   272
9.11　 用CSD方法進(jìn)行抽頭乘法運算   279
9.12　抽取濾波的整體效果   279
 
第10章　 鎖相環(huán)小數(shù)倍分頻器的電路設(shè)計   286
10.1　鎖相環(huán)的基本結(jié)構(gòu)   286
10.2　對ΣΔ結(jié)構(gòu)的改進(jìn)   287
10.3　電路實現(xiàn)與驗證   289
 
第11章　CRC校驗電路設(shè)計   298
11.1　校驗技術(shù)概述   298
11.2　CRC校驗原理   300
11.3　常用的生成多項式   302
11.4　 用MATLAB計算CRC校驗 信息   303
11.5　CRC的電路實現(xiàn)   304
11.6　CRC電路實現(xiàn)與CRC原理   310
11.7　校準(zhǔn)結(jié)果的驗收   311
11.8　CRC的應(yīng)用   313
 
第12章　 IEEE754浮點運算單元的設(shè)計   314
12.1　 用數(shù)字硬件實現(xiàn)IEEE754浮點運算的意義   314
12.2　IEEE754的協(xié)議格式   315
12.3　IEEE754表示法中的特例   316
12.3.1　表示0的方法   316
12.3.2　表示無窮大的方法   317
12.4　 IEEE754浮點運算單元的結(jié)構(gòu)   317
12.5　IEEE754解析器的設(shè)計   319
12.6　加減法處理單元的設(shè)計   320
12.7　乘法處理單元的設(shè)計   327
12.8　除法處理單元的設(shè)計   330
12.9　乘除法結(jié)構(gòu)的改進(jìn)措施   333
12.10　APB接口設(shè)計   334
12.11　模塊頂層設(shè)計   337
12.12　浮點運算單元的軟件驗證和性能對比   338