集成電路設(shè)計(jì)：仿真、版圖、綜合、驗(yàn)證及實(shí)踐

定　價(jià)：￥95.00

作　者：	王永生付方發(fā) 桑勝田
出版社：	清華大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

購買這本書可以去

當(dāng)當(dāng)網(wǎng) (￥83.90)

ISBN：	9787302640905	出版時(shí)間：	2023-11-01	包裝：	平裝-膠訂
開本：	16開	頁數(shù)：		字?jǐn)?shù)：

內(nèi)容簡介

　　本書側(cè)重于集成電路EDA使用技術(shù)及設(shè)計(jì)技術(shù)的總體闡述。本書全面介紹國際主流EDA工具的使用，系統(tǒng) 闡述模擬集成電路和數(shù)字集成電路的EDA工具流程及設(shè)計(jì)技術(shù)。本書介紹SPICE仿真基礎(chǔ)，包括基于HSPICE 和SPECTRE兩大SPICE仿真器的集成電路仿真方法; 討論集成電路的版圖設(shè)計(jì)與驗(yàn)證工具的使用方法以及版圖相關(guān)的設(shè)計(jì)技術(shù)。本書詳細(xì)闡述ASIC以及SoC等先進(jìn)的集成電路設(shè)計(jì)方法以及數(shù)字集成電路的EDA 工具流程，分別說明HDL描述及仿真、邏輯綜合、布局布線、形式驗(yàn)證、時(shí)序分析、物理驗(yàn)證等設(shè)計(jì)技術(shù)以及EDA 工具使用方法。同時(shí)，結(jié)合實(shí)踐，本書分別針對模擬集成電路實(shí)例以及數(shù)字集成電路實(shí)例，系統(tǒng)地講述模擬集成電路和數(shù) 字集成電路的EDA工具使用以及仿真、分析和設(shè)計(jì)技術(shù)。本書可作為高等院校電子信息類、微電子及集成電路專業(yè)本科生和研究生教材，也可作為相關(guān)領(lǐng)域工程師的參考用書。

作者簡介

　　王永生哈爾濱工業(yè)大學(xué)微電子學(xué)與固體電子學(xué)博士，哈爾濱工業(yè)大學(xué)航天學(xué)院副教授。長期從事數(shù)/?；旌闲盘?hào)集成電路、系統(tǒng)芯片及其可測試性、可靠性設(shè)計(jì)領(lǐng)域的教學(xué)及科研工作。開發(fā)了多款高速及高精度模/數(shù)轉(zhuǎn)換芯片及混合信號(hào)SoC芯片。先后主持和參與10余項(xiàng)國家級(jí)與省部級(jí)科研項(xiàng)目，承擔(dān)了SoC/IP行業(yè)和國家標(biāo)準(zhǔn)制定等相關(guān)工作。獲得授權(quán)發(fā)明專利10余項(xiàng)，在模/數(shù)轉(zhuǎn)換器設(shè)計(jì)、混合信號(hào)SoC設(shè)計(jì)等集成電路領(lǐng)域發(fā)表學(xué)術(shù)論文50余篇，出版相關(guān)專業(yè)圖書5部。付方發(fā)哈爾濱工業(yè)大學(xué)微電子學(xué)與固體電子學(xué)博士，哈爾濱工業(yè)大學(xué)航天學(xué)院講師、碩士研究生導(dǎo)師。主要研究方向?yàn)镾oC/IP設(shè)計(jì)方法學(xué)、片上網(wǎng)絡(luò)（NoC）、多核體系結(jié)構(gòu)等。作為負(fù)責(zé)人承擔(dān)國家自然科學(xué)基金青年基金項(xiàng)目、哈爾濱市人才基金項(xiàng)目等，作為主要參加人完成核高基項(xiàng)目及總裝預(yù)研項(xiàng)目。先后發(fā)表學(xué)術(shù)論文30余篇，獲得授權(quán)發(fā)明專利10余項(xiàng)。桑勝田哈爾濱工業(yè)大學(xué)微電子學(xué)與固體電子學(xué)博士，哈爾濱工業(yè)大學(xué)航天學(xué)院講師。主要研究方向?yàn)镾oC設(shè)計(jì)方法學(xué)、嵌入式系統(tǒng)設(shè)計(jì)、物聯(lián)網(wǎng)系統(tǒng)設(shè)計(jì)等。先后主持和參與多項(xiàng)國家級(jí)和企業(yè)橫向科研項(xiàng)目，并承擔(dān)多項(xiàng)省部級(jí)教學(xué)研究項(xiàng)目。長期從事SoC、嵌入式系統(tǒng)教學(xué)，發(fā)表相關(guān)學(xué)術(shù)論文10余篇，獲得授權(quán)發(fā)明專利多項(xiàng)。

圖書目錄

第1章緒論
1.1模擬電路與數(shù)字電路
1.2電路抽象層次
1.3集成電路分析與設(shè)計(jì)
1.4集成電路設(shè)計(jì)自動(dòng)化技術(shù)的發(fā)展
1.5集成電路設(shè)計(jì)方法
1.5.1全定制設(shè)計(jì)方法
1.5.2門陣列設(shè)計(jì)方法
1.5.3標(biāo)準(zhǔn)單元設(shè)計(jì)方法
1.5.4宏模塊設(shè)計(jì)方法
1.5.5可編程邏輯器件方法
1.5.6SoC設(shè)計(jì)方法
1.6本章小結(jié)
第2章SPICE仿真基礎(chǔ)
2.1SPICE描述基本組成
2.2SPICE電路描述
2.2.1通用元器件描述
2.2.2電壓源和電流源描述
2.2.3半導(dǎo)體器件描述
2.2.4子電路描述
2.2.5參數(shù)描述
2.2.6電路包含描述
2.3SPICE分析語句
2.3.1直流工作點(diǎn)分析
2.3.2直流掃描分析
2.3.3交流小信號(hào)分析
2.3.4瞬態(tài)分析
2.3.5零極點(diǎn)分析
2.3.6噪聲分析
2.3.7傳遞函數(shù)分析
2.3.8靈敏度分析
2.3.9傅里葉分析
2.4SPICE控制選項(xiàng)
2.4.1控制參數(shù)選項(xiàng)
2.4.2初始化條件
2.4.3輸出控制
2.5本章小結(jié)

第3章基于HSPICE的集成電路仿真
3.1流程及規(guī)則簡介
3.2HSPICE工具的使用
3.3HSPICE基本電路分析
3.3.1直流仿真分析
3.3.2交流仿真分析
3.3.3瞬態(tài)仿真分析
3.4HSPICE電路分析進(jìn)階
3.4.1噪聲仿真分析
3.4.2零極點(diǎn)仿真分析
3.4.3傳遞函數(shù)仿真分析
3.4.4靈敏度仿真分析
3.4.5參數(shù)掃描仿真分析
3.4.6工藝角仿真分析
3.5本章小結(jié)
第4章基于SPECTRE的集成電路仿真
4.1SPECTRE工具的使用
4.2SPECTRE基本電路分析
4.2.1直流仿真分析
4.2.2交流仿真分析
4.2.3瞬態(tài)仿真分析
4.3SPECTRE電路分析進(jìn)階
4.3.1噪聲仿真分析
4.3.2零極點(diǎn)仿真分析
4.3.3傳遞函數(shù)仿真分析
4.3.4靈敏度仿真分析
4.3.5參數(shù)掃描仿真分析
4.3.6工藝角仿真分析
4.3.7蒙特卡洛仿真分析
4.4本章小結(jié)
第5章版圖設(shè)計(jì)
5.1版圖概述
5.2版圖設(shè)計(jì)技術(shù)
5.2.1MOS晶體管
5.2.2對稱性
5.2.3無源器件
5.2.4連線
5.2.5噪聲及干擾
5.3版圖設(shè)計(jì)工具的使用
5.4基本版圖設(shè)計(jì)
5.5版圖設(shè)計(jì)文件導(dǎo)出
5.6本章小結(jié)
第6章版圖驗(yàn)證
6.1設(shè)計(jì)規(guī)則檢查
6.2版圖電路圖一致性檢查
6.3版圖寄生參數(shù)提取
6.3.1PEX基本設(shè)置
6.3.2SPICE網(wǎng)表格式
6.3.3映射電路圖
6.4版圖后仿真
6.4.1采用SPICE網(wǎng)表描述的后仿真
6.4.2映射為電路圖的后仿真
6.5本章小結(jié)
第7章模擬集成電路設(shè)計(jì)實(shí)例
7.1放大器的電路設(shè)計(jì)與仿真分析
7.1.1放大器電路
7.1.2放大器電路的基本仿真
7.1.3放大器電路的測量仿真技術(shù)
7.2放大器的版圖設(shè)計(jì)與驗(yàn)證
7.2.1版圖設(shè)計(jì)
7.2.2版圖驗(yàn)證
7.2.3版圖后仿真
7.3本章小結(jié)
第8章HDL描述及仿真
8.1可綜合Verilog HDL
8.2Testbench驗(yàn)證平臺(tái)
8.3VCS仿真工具
8.4Verdi調(diào)試工具
8.5前仿真
8.6后仿真
8.7本章小結(jié)
第9章邏輯綜合
9.1DC綜合工具簡介
9.1.1用戶啟動(dòng)文件與工藝庫設(shè)置
9.1.2設(shè)計(jì)對象
9.1.3變量、屬性與尋找設(shè)計(jì)對象
9.1.4編譯器指示語句
9.2設(shè)計(jì)入口
9.2.1軟件啟動(dòng)
9.2.2設(shè)計(jì)讀入
9.2.3鏈接
9.2.4實(shí)例唯一化
9.3設(shè)計(jì)環(huán)境
9.3.1設(shè)置電路的工作條件
9.3.2設(shè)置連線負(fù)載
9.3.3設(shè)置輸出負(fù)載
9.3.4設(shè)置輸入驅(qū)動(dòng)
9.4設(shè)計(jì)約束
9.4.1時(shí)序電路的延時(shí)約束
9.4.2組合電路的延時(shí)約束
9.4.3設(shè)計(jì)的面積約束
9.5設(shè)計(jì)的綜合與結(jié)果報(bào)告
9.5.1設(shè)計(jì)綜合
9.5.2設(shè)計(jì)結(jié)果報(bào)告
9.6設(shè)計(jì)保存與時(shí)序文件導(dǎo)出
9.7綜合腳本實(shí)例
9.8本章小結(jié)
第10章布局布線
10.1布局布線基本流程
10.2布局布線工具的啟動(dòng)與關(guān)閉
10.3數(shù)據(jù)準(zhǔn)備
10.4數(shù)據(jù)導(dǎo)入
10.5布局規(guī)劃
10.6電源規(guī)劃
10.7標(biāo)準(zhǔn)單元放置
10.8時(shí)鐘樹綜合
10.9布線
10.10Filler填充
10.11設(shè)計(jì)規(guī)則檢查
10.12數(shù)據(jù)導(dǎo)出
10.13本章小結(jié)
第11章數(shù)字集成電路的驗(yàn)證
11.1形式驗(yàn)證
11.2靜態(tài)時(shí)序驗(yàn)證
11.3物理驗(yàn)證
11.4本章小結(jié)
第12章數(shù)字集成電路設(shè)計(jì)實(shí)例——基于RISCV的小型SoC項(xiàng)目
12.1芯片功能和結(jié)構(gòu)簡介
12.2項(xiàng)目文件目錄結(jié)構(gòu)
12.3模塊的RTL設(shè)計(jì)與仿真驗(yàn)證
12.4SoC設(shè)計(jì)
12.5SoC仿真驗(yàn)證
12.6軟件測試程序設(shè)計(jì)
12.7基于FPGA的系統(tǒng)驗(yàn)證
12.8邏輯綜合
12.9版圖布局布線
12.10驗(yàn)證
12.11本章小結(jié)
第13章混合信號(hào)集成電路仿真
13.1混合信號(hào)仿真驗(yàn)證平臺(tái)
13.2數(shù)?；旌显O(shè)計(jì)及仿真驗(yàn)證流程
13.3數(shù)?；旌闲盘?hào)仿真驗(yàn)證實(shí)施方式
13.4混合信號(hào)仿真實(shí)例
13.5本章小結(jié)
參考文獻(xiàn)
附錄A主流EDA廠商及其產(chǎn)品