數(shù)字電路技術(shù)基礎(chǔ)

第1章 脈沖基礎(chǔ)知識(shí)、數(shù)制與碼制\t1
1．1 數(shù)字電路概述、脈沖基礎(chǔ)知識(shí)\t1
1．1．1 數(shù)字信號(hào)與數(shù)字電路\t1
1．1．2 數(shù)字電路的特點(diǎn)與分類(lèi)\t1
1．1．3 脈沖基礎(chǔ)知識(shí)\t2
1．2 RC波形變換電路\t3
1．2．1 微分電路\t3
1．2．2 積分電路\t5
1．2．3 脈沖分壓器\t6
1．3 晶體管的開(kāi)關(guān)特性\t8
1．3．1 二極管的開(kāi)關(guān)特性\t8
1．3．2 三極管的開(kāi)關(guān)特性\t9
1．3．3 場(chǎng)效應(yīng)管的開(kāi)關(guān)特性\t12
1．4 數(shù)制及其轉(zhuǎn)換\t13
1．4．1 數(shù)制\t13
1．4．2 數(shù)制間的轉(zhuǎn)換\t15
1．5 碼制\t17
1．5．1 BCD碼\t17
1．5．2 可靠性代碼\t18
1．6 脈沖基礎(chǔ)知識(shí)、數(shù)制與碼制同步練習(xí)題\t19
第2章 邏輯代數(shù)的運(yùn)算與邏輯門(mén)電路\t22
2．1 邏輯代數(shù)的運(yùn)算\t22
2．1．1 邏輯代數(shù)的基本運(yùn)算\t22
2．1．2 邏輯代數(shù)的復(fù)合運(yùn)算\t24
2．1．3 正、負(fù)邏輯與高、低電平\t26
2．2 邏輯代數(shù)的基本定律和規(guī)則\t27
2．2．1 邏輯函數(shù)及其相等和相反的概念\t27
2．2．2 邏輯代數(shù)的基本公式、基本定律和常用公式\t28
2．2．3 邏輯代數(shù)的三項(xiàng)規(guī)則\t29
2．3 邏輯函數(shù)的表達(dá)式\t31
2．3．1 邏輯函數(shù)的表達(dá)形式\t31
2．3．2 邏輯函數(shù)的兩種標(biāo)準(zhǔn)表達(dá)式\t31
2．4 邏輯函數(shù)的化簡(jiǎn)\t34
2．4．1 邏輯函數(shù)的最簡(jiǎn)表達(dá)式\t34
2．4．2 邏輯函數(shù)化簡(jiǎn)的方法\t34
2．5 邏輯函數(shù)表示方法及其相互轉(zhuǎn)換\t46
2．5．1 邏輯函數(shù)表示方法之間的轉(zhuǎn)換\t46
2．5．2 邏輯代數(shù)在邏輯電路中的應(yīng)用\t49
2．6 分立元件門(mén)電路\t51
2．6．1 二極管與門(mén)\t51
2．6．2 二極管或門(mén)\t51
2．6．3 非門(mén)\t52
2．6．4 電控門(mén)原理及應(yīng)用實(shí)例\t53
2．7 TTL集成門(mén)電路\t54
2．7．1 TTL與非門(mén)\t55
2．7．2 TTL門(mén)電路的其他類(lèi)型\t58
2．7．3 TTL集成門(mén)電路的使用注意事項(xiàng)\t62
2．7．4 TTL集成門(mén)電路解題實(shí)例\t63
2．8 CMOS集成門(mén)電路\t65
2．1．1 CMOS集成門(mén)電路\t65
2．1．2 部分常用CMOS集成門(mén)電路芯片簡(jiǎn)介\t68
2．1．3 CMOS集成門(mén)電路多余輸入端的處理辦法\t68
2．1．4 CMOS集成門(mén)電路解題實(shí)例\t68
2．9 集成電路的接口電路\t69
2．2．1 TTL集成門(mén)電路驅(qū)動(dòng)CMOS集成門(mén)電路\t70
2．2．2 CMOS集成門(mén)電路驅(qū)動(dòng)TTL集成門(mén)電路\t70
2．2．3 集成門(mén)電路與其他負(fù)載連接\t71
2．10 邏輯代數(shù)與邏輯門(mén)電路同步練習(xí)題\t71
第3章 組合邏輯電路\t82
3．1 組合邏輯電路的特點(diǎn)和分析方法\t82
3．1．1 組合邏輯電路結(jié)構(gòu)方框圖\t82
3．1．2 組合邏輯電路的特點(diǎn)和分析方法\t83
3．1．3 組合邏輯電路分析實(shí)例\t83
3．2 小規(guī)模集成電路實(shí)現(xiàn)組合邏輯電路的設(shè)計(jì)\t87
3．2．1 用小規(guī)模集成電路設(shè)計(jì)組合邏輯電路的六種方案\t87
3．2．2 小規(guī)模集成電路設(shè)計(jì)組合邏輯電路的步驟\t87
3．2．3 小規(guī)模集成電路設(shè)計(jì)組合邏輯電路實(shí)例\t87
3．3 半加器和全加器\t99
3．3．1 半加器\t99
3．3．2 全加器\t99
3．3．3 加法器\t100
3．3．4 加法器的應(yīng)用實(shí)例\t101
3．4 編碼器和優(yōu)先編碼器\t103
3．4．1 二進(jìn)制編碼器\t103
3．4．2 二-十進(jìn)制編碼器（8421 BCD碼編碼器）\t104
3．4．3 優(yōu)先編碼器及應(yīng)用實(shí)例\t105
3．5 譯碼器、數(shù)碼顯示器\t109
3．5．1 二進(jìn)制譯碼器\t109
3．5．2 二-十進(jìn)制譯碼器（8421 BCD譯碼器）\t109
3．5．3 顯示譯碼器\t110
3．5．4 集成譯碼器簡(jiǎn)介與應(yīng)用實(shí)例\t113
3．6 數(shù)碼比較器\t119
3．6．1 同比較器\t119
3．6．2 數(shù)值比較器\t120
3．6．3 集成數(shù)值比較器簡(jiǎn)介與應(yīng)用實(shí)例\t121
3．7 數(shù)據(jù)選擇器與分配器\t123
3．7．1 數(shù)據(jù)選擇器\t123
3．7．2 數(shù)據(jù)選擇器應(yīng)用實(shí)例\t124
3．7．3 數(shù)據(jù)分配器\t131
3．7．4 數(shù)據(jù)分配器應(yīng)用實(shí)例\t132
3．8 組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)\t134
3．1．1 產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因與競(jìng)爭(zhēng)冒險(xiǎn)的類(lèi)型\t134
3．1．2 組合邏輯電路競(jìng)爭(zhēng)冒險(xiǎn)的檢查與消除實(shí)例\t134
3．9 組合邏輯電路同步練習(xí)題\t137
第4章 集成觸發(fā)器\t145
4．1 基本RS觸發(fā)器\t145
4．1．1 邏輯功能分析\t146
4．1．2 邏輯功能描述\t146
4．1．3 集成基本RS觸發(fā)器簡(jiǎn)介與應(yīng)用實(shí)例\t149
4．2 同步觸發(fā)器\t150
4．2．1 同步RS觸發(fā)器\t151
4．2．2 同步JK觸發(fā)器\t153
4．2．3 同步D觸發(fā)器\t154
4．2．4 同步觸發(fā)器的空翻\t155
4．2．5 集成同步D觸發(fā)器簡(jiǎn)介\t155
4．3 主從觸發(fā)器\t156
4．3．1 主從RS觸發(fā)器\t156
4．3．2 主從JK觸發(fā)器\t158
4．3．3 集成主從JK觸發(fā)器74LS76、74LS72簡(jiǎn)介\t160
4．4 邊沿觸發(fā)器\t161
4．4．1 邊沿觸發(fā)器\t161
4．4．2 T和T‘ 觸發(fā)器\t163
4．4．3 不同類(lèi)型觸發(fā)器之間的轉(zhuǎn)換\t164
4．5 集成觸發(fā)器的應(yīng)用\t166
4．5．1 常用集成觸發(fā)器簡(jiǎn)介\t166
4．5．2 集成觸發(fā)器應(yīng)用舉例\t167
4．6 集成觸發(fā)器同步練習(xí)題\t169
第5章 時(shí)序邏輯電路\t176
5．1 時(shí)序邏輯電路的特點(diǎn)和分析方法\t176
5．1．1 時(shí)序邏輯電路概述\t176
5．1．2 時(shí)序邏輯電路的分析方法\t177
5．2 同步計(jì)數(shù)器\t181
5．2．1 同步二進(jìn)制計(jì)數(shù)器\t181
5．2．2 同步非二進(jìn)制計(jì)數(shù)器\t186
5．2．3 同步計(jì)數(shù)器應(yīng)用與分析實(shí)例\t188
5．3 異步計(jì)數(shù)器\t190
5．3．1 異步二進(jìn)制計(jì)數(shù)器\t191
5．3．2 異步非二進(jìn)制計(jì)數(shù)器\t192
5．4 計(jì)數(shù)器的設(shè)計(jì)\t196
5．4．1 同步計(jì)數(shù)器的設(shè)計(jì)\t196
5．4．2 異步計(jì)數(shù)器的設(shè)計(jì)\t198
5．5 寄存器及其應(yīng)用\t202
5．5．1 數(shù)碼寄存器\t202
5．5．2 移位寄存器\t203
5．5．3 寄存器的應(yīng)用實(shí)例\t206
5．6 集成計(jì)數(shù)器的應(yīng)用\t211
5．6．1 構(gòu)成N進(jìn)制計(jì)數(shù)器\t211
5．6．2 構(gòu)成順序脈沖發(fā)生器\t216
5．6．3 構(gòu)成數(shù)字頻率計(jì)\t223
5．6．4 構(gòu)成數(shù)字顯示時(shí)鐘脈沖\t223
5．7 時(shí)序邏輯電路同步練習(xí)題\t228
第6章 脈沖的產(chǎn)生與整形\t236
6．1 555定時(shí)器\t236
6．2 單穩(wěn)態(tài)觸發(fā)器\t238
6．2．1 TTL門(mén)電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器\t238
6．2．2 555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器\t241
6．2．3 集成單穩(wěn)態(tài)觸發(fā)器簡(jiǎn)介\t242
6．2．4 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用\t244
6．3 多諧振蕩器\t246
6．3．1 門(mén)電路構(gòu)成多諧振蕩器\t246
6．3．2 CC7555定時(shí)器構(gòu)成的多諧振蕩器\t250
6．4 施密特觸發(fā)器\t253
6．4．1 由TTL門(mén)電路構(gòu)成的施密特觸發(fā)器\t253
6．4．2 由555定時(shí)器構(gòu)成的施密特觸發(fā)器\t255
6．4．3 集成施密特觸發(fā)器\t255
6．4．4 施密特觸發(fā)器應(yīng)用實(shí)例\t256
6．5 脈沖的產(chǎn)生與整形同步練習(xí)題\t261
第7章 數(shù)/模、模/數(shù)轉(zhuǎn)換器與半導(dǎo)體存儲(chǔ)器\t266
7．1 數(shù)/模轉(zhuǎn)換器\t266
7．1．1 D/A轉(zhuǎn)換器的基本原理\t267
7．1．2 D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)\t267
7．1．3 常用DAC基本電路\t268
7．1．4 集成DAC及其應(yīng)用\t273
7．2 模/數(shù)轉(zhuǎn)換器\t275
7．2．1 A/D轉(zhuǎn)換器的基本原理\t275
7．2．2 A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)\t277
7．2．3 常用ADC基本類(lèi)型\t278
7．2．4 集成ADC及其應(yīng)用\t280
7．3 半導(dǎo)體存儲(chǔ)器簡(jiǎn)介\t282
7．3．1 RAM\t283
7．3．2 ROM\t285
7．4 數(shù)/模、模/數(shù)轉(zhuǎn)換器與半導(dǎo)體存儲(chǔ)器同步練習(xí)題\t286
實(shí)驗(yàn)/實(shí)訓(xùn)項(xiàng)目教學(xué)模塊\t288
項(xiàng)目1 集成邏輯門(mén)電路邏輯功能測(cè)試\t290
項(xiàng)目2 三態(tài)門(mén)、OC門(mén)功能測(cè)試及應(yīng)用\t293
項(xiàng)目3 電控邏輯門(mén)邏輯功能測(cè)試\t296
項(xiàng)目4 組合邏輯集成電路功能測(cè)試\t299
*項(xiàng)目5 聲光兩控智能燈電路的制作\t303
*項(xiàng)目6 四地同控一盞燈電路的制作\t306
*項(xiàng)目7 病房?jī)?yōu)先呼叫控制電路的制作\t309
*項(xiàng)目8 8路分時(shí)傳送同步電子開(kāi)關(guān)的制作\t311
項(xiàng)目9 集成觸發(fā)器邏輯功能測(cè)試\t314
項(xiàng)目10 集成計(jì)數(shù)器、移位寄存器邏輯功能測(cè)試\t316
*項(xiàng)目11 10路循環(huán)追燈控制電路的制作\t319
*項(xiàng)目12 8路循環(huán)彩燈控制電路的制作\t321
*項(xiàng)目13 16路順序脈沖發(fā)生器電路的制作\t324
*項(xiàng)目14 可編程8位序列信號(hào)發(fā)生器的制作\t326
*項(xiàng)目15 數(shù)字顯示時(shí)鐘的制作與調(diào)試\t328
*項(xiàng)目16 多功能八路搶答器的制作與調(diào)試\t335
*實(shí)訓(xùn)項(xiàng)目17 1MHz簡(jiǎn)易頻率計(jì)的制作與調(diào)試\t338