數(shù)字電子技術(shù)（第2版）

緒論1
第1章數(shù)字邏輯基礎(chǔ)3
1.1數(shù)制3
1.1.1常用的進(jìn)位制3
1.1.2不同數(shù)制間的轉(zhuǎn)換4
1.1.3二進(jìn)制數(shù)的算術(shù)運(yùn)算7
1.2碼制9
1.2.1二進(jìn)制碼9
1.2.2二十進(jìn)制（BCD）碼9
1.2.3字符、數(shù)字代碼11
1.3邏輯運(yùn)算12
1.3.1基本邏輯運(yùn)算12
1.3.2幾種常用的復(fù)合邏輯運(yùn)算13
1.3.3邏輯運(yùn)算公式16
1.3.4邏輯運(yùn)算法則17
1.4邏輯函數(shù)及描述方法18
1.4.1邏輯函數(shù)的基本概念18
1.4.2表達(dá)式描述邏輯函數(shù)18
1.4.3真值表描述邏輯函數(shù)18
1.4.4邏輯圖描述邏輯函數(shù)19
1.4.5邏輯函數(shù)描述方法間的轉(zhuǎn)換19
1.5公式法化簡(jiǎn)邏輯函數(shù)20
1.6卡諾圖法化簡(jiǎn)邏輯函數(shù)21
1.6.1邏輯函數(shù)的最小項(xiàng)21
1.6.2邏輯函數(shù)的卡諾圖表示22
1.6.3卡諾圖化簡(jiǎn)邏輯函數(shù)的規(guī)則和
步驟24
1.6.4含無(wú)關(guān)項(xiàng)的邏輯函數(shù)化簡(jiǎn)26
1.7硬件描述語(yǔ)言（HDL）26
1.7.1VHDL簡(jiǎn)介26
1.7.2VHDL結(jié)構(gòu)27
1.7.3VHDL文字規(guī)則30
1.7.4VHDL數(shù)據(jù)對(duì)象30
1.7.5VHDL操作符32
1.7.6VHDL常用語(yǔ)句34
本章小結(jié)38
習(xí)題38
第2章邏輯門電路41
2.1TTL集成門電路41
2.1.1晶體管的開關(guān)特性42
2.1.2TTL與非門電路的結(jié)構(gòu)與工作
原理43
2.1.3TTL與非門電路的主要外部特性及
參數(shù)44
2.1.4其他類型的TTL門電路50
2.1.5TTL集成邏輯門電路系列55
2.2其他類型的雙極型集成電路56
2.3CMOS集成門電路56
2.3.1MOS管的開關(guān)特性56
2.3.2CMOS反相器（非門）的結(jié)構(gòu)與
工作原理57
2.3.3CMOS反相器的主要外部特性及
參數(shù)57
2.3.4其他類型的CMOS門電路61
2.3.5CMOS邏輯門電路系列64
2.4邏輯門電路使用中的幾個(gè)實(shí)際問(wèn)題65
2.4.1集成門電路使用注意事項(xiàng)65
2.4.2門電路之間的接口66
2.4.3門電路帶其他負(fù)載時(shí)的接口67
2.4.4抗干擾措施68
2.5正負(fù)邏輯問(wèn)題69
2.6門級(jí)VHDL程序設(shè)計(jì)69
2.6.1非門的VHDL設(shè)計(jì)69
2.6.2與門的VHDL設(shè)計(jì)70
2.6.3異或門的VHDL設(shè)計(jì)71
2.6.4三態(tài)門的VHDL設(shè)計(jì)71
本章小結(jié)72
習(xí)題73
第3章組合邏輯電路76
3.1組合邏輯電路的基本概念76
3.2組合邏輯電路的分析77
3.3組合邏輯電路的設(shè)計(jì)78
3.4常用的組合邏輯器件81
3.4.1加法器及其應(yīng)用81
3.4.2編碼器及其應(yīng)用87
3.4.3譯碼器及其應(yīng)用93
3.4.4數(shù)據(jù)選擇器及其應(yīng)用102
3.4.5數(shù)值比較器及其應(yīng)用109
目錄3.5組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)113
3.5.1產(chǎn)生競(jìng)爭(zhēng)、冒險(xiǎn)的原因113
*3.5.2競(jìng)爭(zhēng)冒險(xiǎn)的判別方法114
3.5.3消去冒險(xiǎn)的方法115
3.6常用組合邏輯器件的VHDL設(shè)計(jì)116
3.6.1加法器的VHDL設(shè)計(jì)116
3.6.2譯碼器的VHDL設(shè)計(jì)117
3.6.3數(shù)據(jù)選擇器的VHDL設(shè)計(jì)118
3.6.4數(shù)據(jù)比較器的VHDL設(shè)計(jì)119
本章小結(jié)120
實(shí)踐案例121
習(xí)題123
第4章觸發(fā)器128
4.1觸發(fā)器的基本概念128
4.1.1觸發(fā)器的基本性質(zhì)128
4.1.2觸發(fā)器的現(xiàn)態(tài)和次態(tài)128
4.1.3觸發(fā)器的分類129
4.2基本RS觸發(fā)器129
4.2.1電路結(jié)構(gòu)與工作原理129
4.2.2邏輯功能的描述130
4.3電平觸發(fā)的觸發(fā)器131
4.3.1電路結(jié)構(gòu)與工作原理131
4.3.2邏輯功能的描述132
4.4脈沖觸發(fā)的觸發(fā)器133
4.4.1電路結(jié)構(gòu)與工作原理133
4.4.2邏輯功能的描述134
4.5邊沿觸發(fā)的觸發(fā)器135
4.5.1維持阻塞上升沿D觸發(fā)器135
4.5.2下降沿觸發(fā)的JK觸發(fā)器136
4.6集成觸發(fā)器及功能轉(zhuǎn)換137
4.6.1常用的集成觸發(fā)器137
4.6.2觸發(fā)器的功能轉(zhuǎn)換138
4.7觸發(fā)器的VHDL設(shè)計(jì)140
4.7.1基本RS觸發(fā)器的VHDL設(shè)計(jì)140
4.7.2D觸發(fā)器的VHDL設(shè)計(jì)141
4.7.3JK觸發(fā)器的VHDL設(shè)計(jì)142
本章小結(jié)143
實(shí)踐案例144
習(xí)題145
第5章時(shí)序邏輯電路148
5.1時(shí)序邏輯電路的基本概念148
5.1.1時(shí)序邏輯電路的結(jié)構(gòu)和特點(diǎn)148
5.1.2時(shí)序邏輯電路的一般表示方法149
5.1.3時(shí)序邏輯電路的分類151
5.2時(shí)序邏輯電路的分析151
5.2.1同步時(shí)序邏輯電路的分析151
5.2.2異步時(shí)序邏輯電路的分析155
5.3計(jì)數(shù)器及其應(yīng)用159
5.3.1計(jì)數(shù)器概述159
5.3.2集成同步二進(jìn)制加計(jì)數(shù)器159
5.3.3集成同步十進(jìn)制加計(jì)數(shù)器167
5.3.4集成異步十進(jìn)制加計(jì)數(shù)器171
5.3.5集成可逆計(jì)數(shù)器177
5.4寄存器和移位寄存器181
5.4.1寄存器181
5.4.2移位寄存器182
5.5序列信號(hào)發(fā)生器187
5.5.1計(jì)數(shù)型序列信號(hào)發(fā)生器187
5.5.2移存型序列信號(hào)發(fā)生器189
5.6同步時(shí)序邏輯電路設(shè)計(jì)191
5.6.1同步時(shí)序邏輯電路的設(shè)計(jì)方法191
5.6.2同步時(shí)序邏輯電路設(shè)計(jì)舉例192
5.7常用時(shí)序邏輯器件的VHDL設(shè)計(jì)199
5.7.1同步二進(jìn)制加計(jì)數(shù)器的VHDL
設(shè)計(jì)199
5.7.2同步十進(jìn)制加計(jì)數(shù)器的VHDL
設(shè)計(jì)201
5.7.3異步十進(jìn)制加計(jì)數(shù)器的VHDL
設(shè)計(jì)202
5.7.4可逆計(jì)數(shù)器的VHDL設(shè)計(jì)204
5.7.5移位寄存器的VHDL設(shè)計(jì)206
5.7.6有限狀態(tài)機(jī)的VHDL設(shè)計(jì)207
本章小結(jié)211
實(shí)踐案例212
習(xí)題214
第6章脈沖波形的產(chǎn)生與整形219
6.1脈沖信號(hào)219
6.1.1脈沖信號(hào)的概念219
6.1.2矩形脈沖的獲取及其主要參數(shù)219
6.2555集成定時(shí)器220
6.2.1555定時(shí)器的電路組成220
6.2.2555定時(shí)器的基本功能221
6.3施密特觸發(fā)器222
6.3.1555定時(shí)器組成的施密特
觸發(fā)器223
6.3.2門電路組成的施密特觸發(fā)器224
6.3.3集成施密特觸發(fā)器225
6.3.4施密特觸發(fā)器的應(yīng)用226
6.4單穩(wěn)態(tài)觸發(fā)器226
6.4.1555定時(shí)器組成的單穩(wěn)態(tài)
觸發(fā)器226
6.4.2門電路組成的單穩(wěn)態(tài)觸發(fā)器228
6.4.3集成單穩(wěn)態(tài)觸發(fā)