Altium Designer 17一體化設(shè)計(jì)高級(jí)教程：從電路仿真、原理圖與PCB設(shè)計(jì)、工藝實(shí)現(xiàn)

目 錄
第1篇　Altium Designer入門指南
第 章 Altium Designer的安裝和概述\t3
1．1 Altium Designer 17．1的安裝和配置\t3
1．1．1 下載Altium Designer 17．1安裝文件\t3
1．1．2 安裝Altium Designer 17．1基本應(yīng)用\t5
1．1．3 注冊(cè)Altium Designer 17．1集成開發(fā)環(huán)境\t7
1．1．4 安裝Altium Designer 17．1擴(kuò)展應(yīng)用\t9
1．2 Altium Designer 17．1集成設(shè)計(jì)平臺(tái)功能\t9
1．2．1 原理圖捕獲工具\(yùn)t10
1．2．2 印制電路板（PCB）設(shè)計(jì)工具\(yùn)t10
1．2．3 FPGA集成開發(fā)工具\(yùn)t10
1．2．4 發(fā)布/數(shù)據(jù)管理工具\(yùn)t10
1．2．5 新增加的功能\t11
1．3 Altium Designer 17．1“一體化”設(shè)計(jì)理念\t11
1．3．1 傳統(tǒng)電子設(shè)計(jì)方法的局限性\t11
1．3．2 電子設(shè)計(jì)的未來要求\t12
1．3．3 生態(tài)系統(tǒng)對(duì)電子設(shè)計(jì)的重要性\t12
1．3．4 電子設(shè)計(jì)一體化\t13
第 章 Altium Designer基本設(shè)計(jì)流程――原理圖設(shè)計(jì)\t15
2．1 設(shè)計(jì)思路\t15
2．2 創(chuàng)建PCB工程\t15
2．3 在工程中添加一個(gè)原理圖\t17
2．4 設(shè)置文檔選項(xiàng)\t18
2．5 元件和庫\t19
2．5．1 訪問元件\t20
2．5．2 添加元件庫\t22
2．5．3 在庫中找到元件\t22
2．5．4 在可用的庫中定位一個(gè)元件\t24
2．5．5 使數(shù)據(jù)保險(xiǎn)庫可以用于訪問元件\t25
2．5．6 在數(shù)據(jù)保險(xiǎn)庫中查找元件\t26
2．5．7 在數(shù)據(jù)保險(xiǎn)庫中工作\t26
2．6 在原理圖放置元件\t28
2．6．1 放置元件的一些小技巧\t28
2．6．2 改變?cè)恢玫囊恍┬〖记蒤t28
2．7 連接原理圖中的元件\t30
2．7．1 連線的一些小技巧\t30
2．7．2 網(wǎng)絡(luò)和網(wǎng)絡(luò)標(biāo)號(hào)\t30
2．7．3 網(wǎng)絡(luò)標(biāo)號(hào)、端口和供電端口\t31
2．8 配置和編譯工程\t31
2．8．1 配置工程選項(xiàng)\t31
2．8．2 編譯工程\t32
2．9 檢查原理圖的電氣屬性\t32
2．9．1 設(shè)置Error Reporting\t33
2．9．2 設(shè)置連接矩陣\t33
2．9．3 配置類產(chǎn)生\t34
2．9．4 設(shè)置比較器\t35
2．9．5 編譯工程檢查錯(cuò)誤\t36
第 章 Altium Designer基本設(shè)計(jì)流程――PCB圖設(shè)計(jì)\t38
3．1 創(chuàng)建一個(gè)新的PCB\t38
3．1．1 配置板的形狀和位置\t38
3．1．2 將設(shè)計(jì)從原理圖導(dǎo)入PCB編輯器\t40
3．2 設(shè)置PCB工作區(qū)\t42
3．2．1 配置顯示層\t43
3．2．2 物理層和層堆棧管理器\t46
3．2．3 單位的選擇（公制/英制）\t47
3．2．4 支持多重柵格\t48
3．2．5 設(shè)置捕獲柵格\t49
3．2．6 設(shè)置設(shè)計(jì)規(guī)則\t50
3．2．7 布線寬度設(shè)計(jì)規(guī)則\t50
3．2．8 定義電氣間距約束\t51
3．2．9 定義布線過孔類型\t52
3．2．10 設(shè)計(jì)規(guī)則沖突\t53
3．3 PCB元件布局\t54
3．3．1 元件的放置和布局選項(xiàng)\t54
3．3．2 放置元件\t54
3．4 PCB元件布線\t55
3．4．1 準(zhǔn)備交互布線\t55
3．4．2 開始布線\t57
3．4．3 交互布線模式\t58
3．4．4 修改和重新布線\t59
3．4．5 自動(dòng)布線模式\t60
第 章 Altium Designer基本設(shè)計(jì)流程――設(shè)計(jì)檢查和輸出\t64
4．1 驗(yàn)證PCB設(shè)計(jì)\t64
4．1．1 配置規(guī)則沖突顯示\t64
4．1．2 配置規(guī)則檢查器\t66
4．1．3 運(yùn)行設(shè)計(jì)規(guī)則檢查\t68
4．1．4 理解錯(cuò)誤條件\t69
4．1．5 解決沖突\t72
4．2 查看PCB的3D視圖\t74
4．3 輸出文檔\t76
4．3．1 可用的輸出類型\t76
4．3．2 單個(gè)輸出和一個(gè)輸出工作文件\t77
4．3．3 配置Gerber文件\t78
4．3．4 配置BOM文件\t79
4．3．5 將設(shè)計(jì)數(shù)據(jù)映射到BOM\t80
第2篇　Altium Designer原理圖設(shè)計(jì)詳解
第 章 Altium Designer設(shè)計(jì)環(huán)境基本框架\t83
5．1 Altium Designer 17．1的工程及相關(guān)文件\t83
5．2 Altium Designer 17．1集成設(shè)計(jì)平臺(tái)界面\t84
5．2．1 Altium Designer 17．1 集成設(shè)計(jì)平臺(tái)主界面\t84
5．2．2 Altium Designer 17．1工作區(qū)面板\t86
5．2．3 Altium Designer 17．1文件編輯空間操作功能\t89
5．2．4 Altium Designer 17．1工具欄和狀態(tài)欄\t90
第 章 Altium Designer單頁原理圖繪圖功能詳解\t98
6．1 放置元器件\t98
6．1．1 生成新的設(shè)計(jì)\t98
6．1．2 在原理圖中添加元器件\t99
6．1．3 重新分配原件標(biāo)識(shí)符\t101
6．2 添加信號(hào)線連接\t105
6．3 添加總線連接\t107
6．3．1 添加總線\t107
6．3．2 添加總線入口\t108
6．4 添加網(wǎng)絡(luò)標(biāo)號(hào)\t109
6．5 添加端口連接\t111
6．6 添加信號(hào)束系統(tǒng)\t114
6．6．1 添加信號(hào)束連接器\t114
6．6．2 添加信號(hào)束入口\t116
6．6．3 查看信號(hào)束定義文件\t118
6．7 添加No ERC標(biāo)識(shí)\t119
6．7．1 設(shè)置阻止所有沖突標(biāo)識(shí)\t119
6．7．2 設(shè)置阻止指定沖突標(biāo)識(shí)\t121
6．8 編譯屏蔽\t123
6．9 覆蓋\t123
第 章 Altium Designer多頁原理圖平坦式和層次化設(shè)計(jì)方法\t125
7．1 多頁原理圖繪制方法\t125
7．1．1 層次化和平坦式原理圖設(shè)計(jì)結(jié)構(gòu)\t125
7．1．2 多頁原理圖中的網(wǎng)絡(luò)標(biāo)識(shí)符\t126
7．1．3 網(wǎng)絡(luò)標(biāo)號(hào)范圍\t127
7．2 平坦式原理圖繪制\t130
7．2．1 建立新的平坦式原理圖設(shè)計(jì)工程\t130
7．2．2 繪制平坦式設(shè)計(jì)中第一個(gè)放大電路原理圖\t130
7．2．3 繪制平坦式設(shè)計(jì)中第二個(gè)放大電路原理圖\t132
7．2．4 繪制平坦式設(shè)計(jì)中其他單元的原理圖\t135
7．3 層次化原理圖繪制\t138
7．3．1 建立新的層次化原理圖設(shè)計(jì)工程\t138
7．3．2 繪制層次化設(shè)計(jì)中第一個(gè)放大電路原理圖\t138
7．3．3 繪制層次化設(shè)計(jì)中第二個(gè)放大電路原理圖\t140
7．3．4 繪制層次化設(shè)計(jì)中頂層放大電路原理圖\t142
第3篇　Altium Designer混合仿真電路
第 章 Altium Designer混合電路仿真功能概述\t149
8．1 Altium Designer 17．1軟件的SPICE仿真導(dǎo)論\t149
8．1．1 Altium Designer 17．1軟件的SPICE構(gòu)成\t149
8．1．2 Altium Designer 17．1軟件的SPICE仿真功能\t150
8．1．3 Altium Designer 17．1軟件的SPICE仿真流程\t156
8．2 電子線路的SPICE描述\t157
8．2．1 電子線路的構(gòu)成\t157
8．2．2 SPICE程序的結(jié)構(gòu)\t158
8．2．3 SPICE程序相關(guān)命令\t162
第 章 電子線路元件及SPICE模型\t167
9．1 基本元件\t167
9．1．1 電阻\t167
9．1．2 半導(dǎo)體電阻\t167
9．1．3 電容\t168
9．1．4 半導(dǎo)體電容\t168
9．1．5 電感\(zhòng)t169
9．1．6 耦合（互感）電感\(zhòng)t169
9．1．7 開關(guān)\t170
9．2 電壓/電流源\t170
9．2．1 獨(dú)立源\t171
9．2．2 線性受控源\t175
9．2．3 非線性獨(dú)立源\t178
9．3 傳輸線\t179
9．3．1 無損傳輸線\t179
9．3．2 有損傳輸線\t180
9．3．3 均勻分布的RC線\t181
9．4 晶體管和二極管\t182
9．4．1 結(jié)型二極管\t182
9．4．2 雙極結(jié)型晶體管\t183
9．4．3 結(jié)型場(chǎng)效應(yīng)管\t186
9．4．4 金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管\t187
9．4．5 金屬半導(dǎo)體場(chǎng)效應(yīng)管\t190
9．4．6 不同晶體管的特性比較與應(yīng)用范圍\t191
9．5 從用戶數(shù)據(jù)中創(chuàng)建SPICE模型\t194
9．5．1 SPICE模型的建立方法\t194
9．5．2 運(yùn)行SPICE模型向?qū)t194
第 章 Altium Designer模擬電路仿真實(shí)現(xiàn)\t203
10．1 直流工作點(diǎn)分析\t203
10．1．1 建立新的直流工作點(diǎn)分析工程\t203
10．1．2 添加新的仿真庫\t203
10．1．3 構(gòu)建直流分析電路\t205
10．1．4 設(shè)置直流工作點(diǎn)分析參數(shù)\t207
10．1．5 直流工作點(diǎn)仿真結(jié)果的分析\t207
10．2 直流掃描分析\t209
10．2．1 打開前面的設(shè)計(jì)\t209
10．2．2 設(shè)置直流掃描分析參數(shù)\t210
10．2．3 直流掃描仿真結(jié)果的分析\t210
10．3 傳輸函數(shù)分析\t213
10．3．1 建立新的傳輸函數(shù)分析工程\t213
10．3．2 構(gòu)建傳輸函數(shù)分析電路\t213
10．3．3 設(shè)置傳輸函數(shù)分析參數(shù)\t215
10．3．4 傳輸函數(shù)仿真結(jié)果的分析\t216
10．4 交流小信號(hào)分析\t217
10．4．1 建立新的交流小信號(hào)分析工程\t218
10．4．2 構(gòu)建交流小信號(hào)分析電路\t218
10．4．3 設(shè)置交流小信號(hào)分析參數(shù)\t222
10．4．4 交流小信號(hào)仿真結(jié)果的分析\t223
10．5 瞬態(tài)分析\t225
10．5．1 建立新的瞬態(tài)分析工程\t225
10．5．2 構(gòu)建瞬態(tài)分析電路\t225
10．5．3 設(shè)置瞬態(tài)分析參數(shù)\t228
10．5．4 瞬態(tài)仿真結(jié)果的分析\t229
10．6 參數(shù)掃描分析\t230
10．6．1 打開前面的設(shè)計(jì)\t230
10．6．2 設(shè)置參數(shù)掃描分析參數(shù)\t230
10．6．3 參數(shù)掃描結(jié)果的分析\t231
10．7 零點(diǎn)-極點(diǎn)分析\t232
10．7．1 建立新的零點(diǎn)-極點(diǎn)分析工程\t232
10．7．2 構(gòu)建零點(diǎn)-極點(diǎn)分析電路\t232
10．7．3 設(shè)置零點(diǎn)-極點(diǎn)分析參數(shù)\t235
10．7．4 零點(diǎn)-極點(diǎn)仿真結(jié)果的分析\t236
10．8 傅里葉分析\t237
10．8．1 建立新的傅里葉分析工程\t237
10．8．2 構(gòu)建傅里葉分析電路\t237
10．8．3 設(shè)置傅里葉分析參數(shù)\t240
10．8．4 傅里葉仿真結(jié)果分析\t241
10．8．5 修改電路參數(shù)重新執(zhí)行傅里葉分析\t242
10．9 噪聲分析\t244
10．9．1 建立新的噪聲分析工程\t246
10．9．2 構(gòu)建噪聲分析電路\t246
10．9．3 設(shè)置噪聲分析參數(shù)\t249
10．9．4 噪聲仿真結(jié)果分析\t250
10．10 溫度分析\t251
10．10．1 建立新的溫度分析工程\t251
10．10．2 構(gòu)建溫度分析電路\t251
10．10．3 設(shè)置溫度分析參數(shù)\t254
10．10．4 溫度仿真結(jié)果分析\t255
10．11 蒙特卡羅分析\t256
10．11．1 建立新的蒙特卡羅分析工程\t256
10．11．2 構(gòu)建蒙特卡羅分析電路\t256
10．11．3 設(shè)置蒙特卡羅分析參數(shù)\t259
10．11．4 蒙特卡羅仿真結(jié)果分析\t261
第 章 Altium Designer模擬行為仿真實(shí)現(xiàn)\t262
11．1 模擬行為仿真概念\t262
11．2 基于行為模型的增益控制實(shí)現(xiàn)\t263
11．2．1 建立新的行為模型增益控制工程\t263
11．2．2 構(gòu)建增益控制行為模型\t263
11．2．3 設(shè)置增益控制行為仿真參數(shù)\t265
11．2．4 分析增益控制行為仿真結(jié)果\t266
11．3 基于行為模型的調(diào)幅實(shí)現(xiàn)\t267
11．3．1 建立新的行為模型AM工程\t267
11．3．2 構(gòu)建AM行為模型\t267
11．3．3 設(shè)置AM行為仿真參數(shù)\t269
11．3．4 分析AM行為仿真結(jié)果\t270
11．4 基于行為模型的濾波器實(shí)現(xiàn)\t271
11．4．1 建立新的濾波器行為模型工程\t271
11．4．2 構(gòu)建濾波器行為模型\t271
11．4．3 設(shè)置濾波器行為仿真參數(shù)\t273
11．4．4 分析濾波器行為仿真結(jié)果\t274
11．5 基于行為模型的壓控振蕩器實(shí)現(xiàn)\t275
11．5．1 建立新的壓控振蕩器行為模型工程\t275
11．5．2 構(gòu)建壓控振蕩器行為模型\t275
11．5．3 設(shè)置壓控振蕩器行為仿真參數(shù)\t278
11．5．4 分析壓控振蕩器行為仿真結(jié)果\t279
第 章 Altium Designer數(shù)?；旌想娐贩抡鎸?shí)現(xiàn)\t281
12．1 建立數(shù)模混合電路仿真工程\t281
12．2 構(gòu)建數(shù)模混合仿真電路\t281
12．3 分析數(shù)?；旌想娐穼?shí)現(xiàn)原理\t283
12．4 設(shè)置數(shù)模混合仿真參數(shù)\t284
12．5 遇到仿真不收斂時(shí)的處理方法\t286
12．5．1 修改誤差容限\t286
12．5．2 直流分析幫助收斂策略\t286
12．5．3 瞬態(tài)分析幫助收斂策略\t287
12．6 分析數(shù)?；旌戏抡娼Y(jié)果\t287
第 章 Altium Designer數(shù)字電路仿真實(shí)現(xiàn)\t289
13．1 數(shù)字邏輯仿真庫的構(gòu)建\t289
13．1．1 導(dǎo)入與數(shù)字邏輯仿真相關(guān)的原理圖庫\t289
13．1．2 構(gòu)建相關(guān)的mdl文件\t290
13．2 時(shí)序邏輯電路的門級(jí)仿真\t291
13．2．1 有限自動(dòng)狀態(tài)機(jī)的實(shí)現(xiàn)原理\t291
13．2．2 3位八進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)原理\t292
13．2．3 建立新的3位計(jì)數(shù)器電路仿真工程\t293
13．2．4 構(gòu)建3位計(jì)數(shù)器仿真電路\t294
13．2．5 設(shè)置3位計(jì)數(shù)器電路的仿真參數(shù)\t296
13．2．6 分析3位計(jì)數(shù)器電路的仿真結(jié)果\t298
13．3 基于HDL語言的數(shù)字系統(tǒng)仿真及驗(yàn)證\t298
13．3．1 HDL功能及特點(diǎn)\t298
13．3．2 建立新的IP核設(shè)計(jì)工程\t299
13．3．3 建立新的FPGA設(shè)計(jì)工程\t308
第4篇　Altium Designer的WEBENCH設(shè)計(jì)工具
第 章 WEBENCH電源設(shè)計(jì)與實(shí)現(xiàn)\t319
14．1 激活WEBENCH工具包\t319
14．2 WEBENCH設(shè)計(jì)工具介紹\t320
14．3 電源設(shè)計(jì)工具\(yùn)t321
14．3．1 電源設(shè)計(jì)背景\t321
14．3．2 電源選型\t322
14．3．3 單電源設(shè)計(jì)\t324
14．3．4 電源結(jié)構(gòu)設(shè)計(jì)\t326
14．3．5 FPGA/處理器電源結(jié)構(gòu)設(shè)計(jì)\t330
14．3．6 LED電源結(jié)構(gòu)設(shè)計(jì)\t331
14．3．7 電源仿真\t333
14．3．8 原理圖導(dǎo)出\t339
14．4 開關(guān)電源參數(shù)之間的關(guān)系\t341
14．4．1 開關(guān)頻率和電感\(zhòng)t341
14．4．2 開關(guān)頻率和MOS管\t343
14．5 Buck開關(guān)電源設(shè)計(jì)實(shí)現(xiàn)\t345
14．5．1 芯片選擇優(yōu)化\t345
14．5．2 外圍元件優(yōu)化選擇\t347
14．5．3 三種優(yōu)化方案對(duì)比\t348
14．5．4 方案的仿真分析\t349
14．6 Boost開關(guān)電源設(shè)計(jì)實(shí)現(xiàn)\t367
14．6．1 Boost電路電流路徑分析\t368
14．6．2 開關(guān)電源波特圖仿真\t369
14．6．3 Boost開關(guān)電源效率仿真\t370
14．7 FPGA電源設(shè)計(jì)實(shí)現(xiàn)\t371
14．7．1 FPGA芯片選擇\t372
14．7．2 供電芯片電源樹設(shè)計(jì)\t373
14．7．3 電源樹優(yōu)化設(shè)計(jì)\t374
14．7．4 電源芯片優(yōu)化選型\t376
14．7．5 電源芯片外圍電路優(yōu)化\t377
14．7．6 原理圖輸出\t377
第5篇　Altium Designer元器件封裝設(shè)計(jì)
第 章 常用電子元器件的物理封裝\t381
15．1 電阻元件的特性及封裝\t381
15．1．1 電阻元件的分類\t381
15．1．2 電阻值表示方法\t383
15．1．3 電阻元件物理封裝的表示\t384
15．2 電容元件的特性及封裝\t386
15．2．1 電容元件的作用\t386
15．2．2 電容元件的分類\t387
15．2．3 電容值表示方法\t389
15．2．4 電容器的主要參數(shù)\t389
15．2．5 電容元件正負(fù)極判斷\t391
15．2．6 電容元件PCB封裝的表示\t391
15．3 電感器的特性及封裝\t393
15．3．1 電感器的分類\t393
15．3．2 電感器電感值標(biāo)注方法\t394
15．3．3 電感器的主要參數(shù)\t395
15．3．4 電感器PCB封裝的標(biāo)識(shí)\t395
15．4 二極管的特性及封裝\t396
15．4．1 二極管的分類\t396
15．4．2 二極管的識(shí)別和檢測(cè)\t399
15．4．3 二極管的主要參數(shù)\t400
15．4．4 二極管PCB封裝的表示\t401
15．5 三極管的特性及封裝\t403
15．5．1 三極管的分類\t403
15．5．2 三極管的識(shí)別和檢測(cè)\t403
15．5．3 三極管的主要參數(shù)\t404
15．5．4 三極管PCB封裝的表示\t404
15．6 集成電路芯片的特性及封裝\t406
第 章 Altium Designer自定義元件設(shè)計(jì)\t412
16．1 自定義元件設(shè)計(jì)流程\t412
16．2 打開和瀏覽PCB封裝庫\t414
16．3 打開和瀏覽集成封裝庫\t416
16．4 創(chuàng)建元件PCB封裝\t417
16．4．1 使用IPC Footprint Wizard創(chuàng)建PCB封裝\t418
16．4．2 使用Component Wizard創(chuàng)建元件PCB封裝\t425
16．4．3 使用IPC Footprints Batch Generator創(chuàng)建元件PCB封裝\t428
16．4．4 不規(guī)則焊盤和PCB封裝的繪制\t431
16．4．5 檢查元件PCB封裝\t441
16．5 創(chuàng)建元件原理圖符號(hào)封裝\t442
16．5．1 元件原理圖符號(hào)術(shù)語\t442
16．5．2 為LM324器件創(chuàng)建原理圖符號(hào)封裝\t443
16．5．3 為XC3S100E-CP132器件創(chuàng)建原理圖符號(hào)封裝\t447
16．6 分配模型和參數(shù)\t455
16．6．1 分配器件模型\t455
16．6．2 器件主要參數(shù)功能\t459
16．6．3 使用供應(yīng)商數(shù)據(jù)分配器件參數(shù)\t460
第 章 電子線路信號(hào)完整性設(shè)計(jì)規(guī)則\t464
17．1 信號(hào)完整性問題的產(chǎn)生\t464
17．2 電源分配系統(tǒng)及其影響\t464
17．2．1 理想的電源不存在\t465
17．2．2 電源總線和電源層\t465
17．2．3 印制電路板的去耦電容配置\t466
17．2．4 電源分配方面考慮的電路板設(shè)計(jì)規(guī)則\t470
17．3 信號(hào)反射及其消除方法\t472
17．3．1 信號(hào)傳輸線的定義\t472
17．3．2 信號(hào)傳輸線的分類\t473
17．3．3 信號(hào)反射的定義\t475
17．3．4 信號(hào)反射的計(jì)算\t476
17．3．5 消除信號(hào)反射\t477
17．3．6 傳輸線的布線規(guī)則\t480
17．4 信號(hào)串?dāng)_及其消除方法\t481
17．4．1 信號(hào)串?dāng)_的產(chǎn)生\t481
17．4．2 信號(hào)串?dāng)_的類型\t482
17．4．3 抑制串?dāng)_的方法\t484
17．5 電磁干擾及其解決方法\t485
17．5．1 濾波\t485
17．5．2 磁性元件\t486
17．5．3 器件的速度\t486
17．6 差分信號(hào)原理及設(shè)計(jì)規(guī)則\t487
17．6．1 差分線的阻抗匹配\t487
17．6．2 差分線的端接\t488
17．6．3 差分線的一些設(shè)計(jì)規(guī)則\t489
第6篇　Altium Designer電路原理圖設(shè)計(jì)
第 章 Altium Designer原理圖參數(shù)設(shè)置與繪制\t493
18．1 原理圖繪制流程\t493
18．2 原理圖設(shè)計(jì)規(guī)劃\t494
18．3 原理圖繪制環(huán)境參數(shù)設(shè)置\t495
18．3．1 設(shè)置圖紙選項(xiàng)標(biāo)簽欄\t496
18．3．2 設(shè)置參數(shù)標(biāo)簽欄\t497
18．3．3 設(shè)置單位標(biāo)簽欄\t499
18．4 所需元件庫的安裝\t500
18．5 繪制原理圖\t501
18．5．1 添加剩余的圖紙\t501
18．5．2 放置原理圖符號(hào)\t503
18．5．3 連接原理圖符號(hào)\t509
18．5．4 檢查原理圖設(shè)計(jì)\t510
18．6 將原理圖設(shè)計(jì)導(dǎo)入PCB\t514
18．6．1 設(shè)置導(dǎo)入PCB編輯器工程選項(xiàng)\t514
18．6．2 使用同步器將設(shè)計(jì)導(dǎo)入PCB編輯器\t515
第7篇　Altium Designer電子線路PCB圖設(shè)計(jì)
第 章 Altium Designer PCB繪制基礎(chǔ)知識(shí)\t519
19．1 PCB設(shè)計(jì)流程\t519
19．2 PCB層標(biāo)簽\t520
19．3 PCB視圖查看命令\t520
19．3．1 自動(dòng)平移\t521
19．3．2 顯示連接線\t521
19．4 PCB繪圖對(duì)象\t522
19．4．1 電氣連接線（Track）\t523
19．4．2 普通線（Line）\t525
19．4．3 焊盤（Pad）\t525
19．4．4 過孔（Via）\t526
19．4．5 弧線（Arcs）\t527
19．4．6 字符串（Strings）\t528
19．4．7 原點(diǎn)（Origin）\t529
19．4．8 尺寸（Dimension）\t530
19．4．9 坐標(biāo)（Coordinate）\t530
19．4．10 填充（Fill）\t530
19．4．11 固體區(qū)（Solid Region）\t531
19．4．12 多邊形灌銅（Polygon Pour）\t532
19．4．13 禁止布線對(duì)象（Keepout object）\t535
19．4．14 捕獲向?qū)В⊿nap Guide）\t535
19．5 PCB繪圖環(huán)境參數(shù)設(shè)置\t536
19．5．1 板選項(xiàng)對(duì)話框參數(shù)設(shè)置\t536
19．5．2 柵格尺寸設(shè)置\t537
19．5．3 視圖配置\t539
19．5．4 PCB坐標(biāo)系統(tǒng)的設(shè)置\t541
19．5．5 設(shè)置選項(xiàng)快捷鍵\t542
19．6 PCB形狀和邊界設(shè)置\t543
19．6．1 通過板規(guī)劃模式定義板形狀\t543
19．6．2 通過2D模式定義板形狀\t546
19．6．3 通過3D模式定義板形狀\t547
19．6．4 PCB中間掏空的設(shè)計(jì)\t548
19．7 PCB疊層設(shè)置\t548
19．7．1 柔性電路制造技術(shù)的發(fā)展\t549
19．7．2 打開疊層管理器\t550
19．7．3 添加/刪除多個(gè)層堆疊\t551
19．7．4 添加/刪除疊層\t552
19．7．5 更改疊層順序\t554
19．7．6 編輯疊層屬性\t555
19．7．7 層設(shè)置\t555
19．7．8 鉆孔對(duì)\t556
19．7．9 內(nèi)部電源層\t556
19．8 PCB面板的使用\t558
19．8．1 PCB面板\t558
19．8．2 PCB規(guī)則和沖突\t558
19．9 PCB設(shè)計(jì)規(guī)則\t559
19．9．1 添加設(shè)計(jì)規(guī)則\t559
19．9．2 如何檢查規(guī)則\t561
19．9．3 規(guī)則應(yīng)用場(chǎng)合\t563
19．10 PCB高級(jí)繪圖對(duì)象\t565
19．10．1 對(duì)象類\t565
19．10．2 房間\t567
19．11 運(yùn)行設(shè)計(jì)規(guī)則檢查\t571
19．11．1 設(shè)計(jì)規(guī)則檢查報(bào)告\t571
19．11．2 定位設(shè)計(jì)規(guī)則沖突\t572
第 章 Altium Designer PCB圖繪制實(shí)例操作\t574
20．1 PCB板形狀和尺寸設(shè)置\t574
20．1．1 定義PCB形狀\t574
20．1．2 定義PCB的邊界\t575
20．2 PCB布局設(shè)計(jì)\t576
20．2．1 PCB布局規(guī)則的設(shè)置\t576
20．2．2 PCB布局原則\t576
20．2．3 PCB布局中的其他操作\t577
20．3 PCB布線設(shè)計(jì)\t578
20．3．1 交互布線線寬和過孔大小的設(shè)置\t579
20．3．2 交互布線線寬和過孔大小規(guī)則設(shè)置\t580
20．3．3 處理交互布線沖突\t581
20．3．4 其他交互布線選項(xiàng)\t582
20．3．5 交互多布線\t584
20．3．6 交互差分對(duì)布線\t584
20．3．7 交互布線長度對(duì)齊\t587
20．3．8 自動(dòng)布線\t589
20．3．9 布線中淚滴的處理\t593
20．3．10 布線阻抗控制\t594
20．3．11 設(shè)計(jì)中關(guān)鍵布線策略\t595
20．4 測(cè)試點(diǎn)系統(tǒng)設(shè)計(jì)\t601
20．4．1 測(cè)試點(diǎn)策略的考慮\t602
20．4．2 焊盤和過孔測(cè)試點(diǎn)支持\t602
20．4．3 測(cè)試點(diǎn)設(shè)計(jì)規(guī)則設(shè)置\t603
20．4．4 測(cè)試點(diǎn)管理\t605
20．4．5 檢查測(cè)試點(diǎn)的有效性\t606
20．4．6 測(cè)試點(diǎn)相關(guān)查詢字段\t606
20．4．7 生成測(cè)試點(diǎn)報(bào)告\t607
20．5 PCB覆銅設(shè)計(jì)\t609
20．6 PCB設(shè)計(jì)檢查\t612
第8篇　Altium DesignerPCB仿真和驗(yàn)證
第 章 IBIS模型原理和功能\t619
21．1 IBIS模型定義\t619
21．2 IBIS發(fā)展歷史\t620
21．3 IBIS模型生成\t620
21．4 IBIS模型所需數(shù)據(jù)\t621
21．4．1 輸出模型\t621
21．4．2 輸入模型\t623
21．4．3 其他參數(shù)\t624
21．5 IBIS文件格式\t624
21．6 IBIS模型驗(yàn)證\t626
21．7 IBIS模型編輯器\t627
21．7．1 下載IBIS模型\t627
21．7．2 安裝TI元件庫\t628
21．7．3 IBIS模型映射\t629
第 章 Altium Designer電子線路板極仿真實(shí)現(xiàn)\t632
22．1 Altium Designer信號(hào)完整性分析原理和功能\t632
22．1．1 信號(hào)完整性分析原理\t632
22．1．2 分析設(shè)置需求\t633
22．1．3 操作流程\t634
22．2 設(shè)計(jì)實(shí)例信號(hào)完整性分析\t634
22．2．1 檢查原理圖和PCB圖之間的元件鏈接\t634
22．2．2 疊層參數(shù)的設(shè)置\t635
22．2．3 信號(hào)完整性規(guī)則設(shè)置\t636
22．2．4 為元件分配IBIS模型\t638
22．2．5 執(zhí)行信號(hào)完整性分析\t639
22．2．6 觀察信號(hào)完整性分析結(jié)果\t640
第 章 Altium Designer生成加工PCB的相關(guān)文件\t645
23．1 生成和配置輸出工作文件\t645
23．1．1 生成輸出工作文件\t645
23．1．2 設(shè)置打印工作選項(xiàng)\t646
23．2 生成CAM文件\t648
23．2．1 生成料單文件\t649
23．2．2 生成光繪文件\t650
23．2．3 生成鉆孔文件\t653
23．2．4 生成貼片機(jī)文件\t654
23．3 生成PDF格式文件\t655
23．4 CAM編輯器\t655
23．4．1 導(dǎo)入數(shù)據(jù)設(shè)置\t656
23．4．2 導(dǎo)入/導(dǎo)出CAM文件\t658
23．5 生成和打印3D視圖\t661
23．5．1 生成3D視圖\t661
23．5．2 打印3D視圖\t662
第9篇　PCB制造工藝流程詳解
第 章 PCB生產(chǎn)工藝及流程\t667
24．1 工程文件制作\t667
24．2 PCB制造工藝流程概述\t672
24．3 L3-L4層（內(nèi)層）制造工藝流程\t673
24．3．1 內(nèi)層基材裁切\(zhòng)t673
24．3．2 處理線路處理流程\t673
24．4 L2-L5層制造工藝流程\t675
24．4．1 L2-L5層壓合工藝流程\t675
24．4．2 L2-L5鉆孔工藝流程\t677
24．4．3 L2-L5層線路制作流程\t677
24．5 L1-L6層制造工藝流程\t680
24．5．1 第二次壓合 L1-L6工藝流程\t680
24．5．2 棕化減銅工藝流程\t680
24．5．3 激光鉆孔工藝流程\t680
24．5．4 機(jī)械鉆孔工藝流程\t681
24．5．5 L1-L6層線路制作流程\t681
24．5．6 綠油工序制作流程\t684
24．5．7 表面處理工藝流程\t685
24．5．8 成型工藝流程\t686
24．5．9 電測(cè)工藝流程\t686
24．5．10 FQC＆FQA工藝流程\t686
24．5．11 包裝工藝流程\t687
24．6 1+4+1盲埋孔板結(jié)構(gòu)說明\t687
第10篇　Altium Designer高級(jí)分析工具
第 章 高速設(shè)計(jì)和XSignals的應(yīng)用\t691
25．1 高速設(shè)計(jì)面臨的挑戰(zhàn)\t691
25．2 XSignals的目的\t692
25．3 Xsignals Wizard在DDR3布線中的應(yīng)用\t692
第 章 PDN分析工具的應(yīng)用\t696
26．1 PDN背景知識(shí)\t696
26．1．1 在源和負(fù)載之間有充足的銅皮\t696
26．1．2 電容的尺寸、值、個(gè)數(shù)和布局\t697
26．2 PDN工具的分析流程\t697
附錄A 第18章設(shè)計(jì)的原理圖\t702
附錄B 第20章設(shè)計(jì)的PCB圖\t710
附錄C PCB生產(chǎn)工藝參數(shù)\t711
附錄D 第25章的原理圖\t 716