數(shù)模電路應(yīng)用基礎(chǔ)（中）

第1章 放大電路基礎(chǔ)
1．1 共發(fā)射極放大電路
1．1．1 電路的組成
1．1．2 共射極放大電路的直流通路和交流通路
1．1．3 共射極放大電路的兩種工作狀態(tài)
1．1．4 圖解分析法
1．1．5 靜態(tài)工作點(diǎn)對輸出波形失真的影響
1．1．6 微變等效電路法
1．1．7 放大器的偏置電路與靜態(tài)工作點(diǎn)穩(wěn)定
1．2 共集電極電路的組成及分析
1．3 共基極電路的組成及分析
1．3．1 靜態(tài)分析
1．3．2 動態(tài)分析
1．3．3 共基極放大電路的特點(diǎn)及應(yīng)用
1．3．4 3種基本放大電路的比較
本章小結(jié)
習(xí)題
第2章 放大電路中的反饋
2．1 反饋的概念
2．2 電路中反饋的形式
2．3 負(fù)反饋放大電路的組態(tài)
2．4 負(fù)反饋放大電路的4種組態(tài)
2．5 反饋對電路的作用
2．6 深度負(fù)反饋的簡單計(jì)算
2．7 反饋的應(yīng)用實(shí)例
本章小結(jié)
習(xí)題
第3章 集成運(yùn)算電路
3．1 集成運(yùn)算放大器簡介
3．2 集成運(yùn)放的組成及特點(diǎn)
3．3 差動放大電路
3．4 電流源電路
3．5 集成運(yùn)算放大電路
3．6 運(yùn)算電路在實(shí)際工程中的應(yīng)用
本章小結(jié)
習(xí)題
第4章 邏輯代數(shù)基礎(chǔ)
4．1 數(shù)制與BCD
4．1．1 概述
4．1．2 幾種常用的數(shù)制
4．1．3 任意進(jìn)制轉(zhuǎn)換成十進(jìn)制
4．1．4 十進(jìn)制轉(zhuǎn)換成任意進(jìn)制
4．1．5 二進(jìn)制和八進(jìn)制、十六進(jìn)制之間的相互轉(zhuǎn)換
4．1．6 BCD碼
4．1．7 格雷碼
4．2 邏輯代數(shù)的基本運(yùn)算
4．2．1 與運(yùn)算
4．2．2 或運(yùn)算
4．2．3 非運(yùn)算
4．3 邏輯代數(shù)中的公式和定律
4．3．1 基本定律
4．3．2 基本公式
4．3．3 邏輯代數(shù)的基本規(guī)則
4．4 邏輯函數(shù)式的表示方法
4．5 邏輯函數(shù)式的化簡
4．5．1 邏輯函數(shù)式的基本形式
4．5．2 邏輯函數(shù)式的標(biāo)準(zhǔn)形式
4．5．3 邏輯函數(shù)代數(shù)法化簡
4．5．4 邏輯函數(shù)卡諾圖法化簡
4．5．5 包含無關(guān)項(xiàng)邏輯函數(shù)的卡諾圖法化簡
本章小結(jié)
習(xí)題
第5章 組合邏輯電路
5．1 概述
5．2 組合邏輯電路的分析和設(shè)計(jì)方法
5．3 常用的組合邏輯電路
5．3．1 編碼器
5．3．2 譯碼器
5．3．3 數(shù)據(jù)選擇器
5．3．4 加法器
5．4 組合邏輯中的競爭一冒險(xiǎn)現(xiàn)象
5．4．1 競爭一冒險(xiǎn)現(xiàn)象及其成因
5．4．2 消除競爭一冒險(xiǎn)現(xiàn)象的方法
本章小結(jié)
習(xí)題
第6章 時(shí)序邏輯電路
6．1 時(shí)序邏輯電路概述
6．2 觸發(fā)器
6．2．1 基本RS觸發(fā)器
6．2．2 同步RS觸發(fā)器
6．2．3 主從觸發(fā)器
6．2．4 邊沿觸發(fā)器
6．2．5 觸發(fā)器的功能及其描述
6．3 時(shí)序邏輯電路的分析
6．4 時(shí)序邏輯電路設(shè)計(jì)
6．5 常用時(shí)序邏輯電路
6．5．1 寄存器
6．5．2 計(jì)數(shù)器
本章小結(jié)
習(xí)題
第7章 數(shù)模混合電路
7．1 555定時(shí)器
7．1．1 555定時(shí)器概述
7．1．2 555定時(shí)器的應(yīng)用
7．2 模／數(shù)與數(shù)／模轉(zhuǎn)換
7．2．1 模／數(shù)轉(zhuǎn)換器
7．2．2 數(shù)/模轉(zhuǎn)換器
本章小結(jié)
習(xí)題
參考文獻(xiàn)