電子設(shè)計(jì)自動(dòng)化技術(shù)（Verilog HDL版）

定　價(jià)：￥52.00

作　者：	張平華，黃秀亮，徐紅麗，肖成，孫小進(jìn) 著
出版社：	北京理工大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

購(gòu)買(mǎi)這本書(shū)可以去

京東 (￥45.00)

ISBN：	9787568228596	出版時(shí)間：	2016-08-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	237	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《電子設(shè)計(jì)自動(dòng)化技術(shù)（Verilog HDL版）》以提高工程設(shè)計(jì)能力為目的，選擇EDA設(shè)計(jì)典型案例為主要載體，通過(guò)“項(xiàng)目導(dǎo)向、任務(wù)驅(qū)動(dòng)”的編寫(xiě)方式，深入淺出地對(duì)：EDA技術(shù)及相關(guān)知識(shí)做了系統(tǒng)和完整的介紹。全書(shū)包括7個(gè)項(xiàng)目：三人表決器設(shè)計(jì)、四位加法器設(shè)計(jì)、數(shù)字電子鐘設(shè)計(jì)、交通管理器設(shè)計(jì)、簡(jiǎn)易電子琴設(shè)計(jì)、步進(jìn)電動(dòng)機(jī)控制器設(shè)計(jì)及數(shù)字溫度計(jì)設(shè)計(jì)。每個(gè)項(xiàng)目包括項(xiàng)目描述、知識(shí)準(zhǔn)備、任務(wù)實(shí)現(xiàn)、考核評(píng)價(jià)、拓展提高五個(gè)方面?！峨娮釉O(shè)計(jì)自動(dòng)化技術(shù)（Verilog HDL版）》的CPLD／FPGA開(kāi)發(fā)軟件選用國(guó)內(nèi)應(yīng)用廣泛的Ahera公司的QoartusⅡ，硬件描述語(yǔ)言選用與C語(yǔ)言語(yǔ)法規(guī)則非常接近的語(yǔ)言——Verilog HDL。所選取的7個(gè)項(xiàng)目，側(cè)重點(diǎn)各有不同，目的都是為培養(yǎng)學(xué)生掌握各種EDA的開(kāi)發(fā)方法。項(xiàng)目1旨在培養(yǎng)學(xué)生掌握基本的EDA概念、開(kāi)發(fā)流程、EDA開(kāi)發(fā)軟件的使用以及Vetilog語(yǔ)言基礎(chǔ)；項(xiàng)目2旨在培養(yǎng)學(xué)生掌握原理圖設(shè)計(jì)和層次化電路設(shè)計(jì)方法；項(xiàng)目3旨在培養(yǎng)學(xué)生掌握Verilog語(yǔ)言要素與主要語(yǔ)句結(jié)構(gòu)，具備基本的Verilog程序設(shè)計(jì)能力；項(xiàng)目4旨在培養(yǎng)學(xué)生掌握原理圖、文本輸入混合設(shè)計(jì)方法；項(xiàng)目5旨在培養(yǎng)學(xué)生利用LPM進(jìn)行復(fù)雜Verilog程序設(shè)計(jì)的能力；項(xiàng)目6旨在培養(yǎng)學(xué)生掌握狀態(tài)機(jī)設(shè)計(jì)方法；項(xiàng)目7旨在培養(yǎng)學(xué)生掌握單總線(xiàn)器件與FPGA的綜合應(yīng)用方法?！峨娮釉O(shè)計(jì)自動(dòng)化技術(shù)（Verilog HDL版）》取材廣泛、內(nèi)容新穎、重點(diǎn)突出，可作為高等院校電子信息工程、通信工程等信息類(lèi)及相近專(zhuān)業(yè)的學(xué)生作為教材使用，也可作為相關(guān)專(zhuān)業(yè)技術(shù)人員的參考書(shū)。

作者簡(jiǎn)介

暫缺《電子設(shè)計(jì)自動(dòng)化技術(shù)（Verilog HDL版）》作者簡(jiǎn)介

圖書(shū)目錄

項(xiàng)目1 三人表決器設(shè)計(jì)
【項(xiàng)目描述】
【知識(shí)準(zhǔn)備】
1．1 EDA技術(shù)及其發(fā)展
1．1．1 EDA技術(shù)概念
1．1．2 EDA技術(shù)的主要特征
1．1．3 EDA技術(shù)發(fā)展歷程
1．2 可編程邏輯器件
1．2．1 可編程邏輯器件概述
1．2．1．1 可編程邏輯器件的歷史演變
1．2．1．2 可編程邏輯器件的基本結(jié)構(gòu)與分類(lèi)
1．2．1．3 PLD相對(duì)于MCU的優(yōu)勢(shì)所在
1．2．2 FPGA和CPLD
1．2．2．1 基于乘積項(xiàng)的PLD結(jié)構(gòu)
1．2．2．2 乘積項(xiàng)結(jié)構(gòu)PLD的邏輯實(shí)現(xiàn)原理
1．2．2．3 查找表的原理與結(jié)構(gòu)
1．2．2．4 基于查找表的FPGA結(jié)構(gòu)
1．2．2．5 查找表結(jié)構(gòu)的FPGA邏輯實(shí)現(xiàn)原理
1．2．2．6 其他類(lèi)型的FPGA和PLD
1．2．3 可編程邏輯器件的應(yīng)用
1．2．3．1 PLD在專(zhuān)用集成電路設(shè)計(jì)中的應(yīng)用
1．2．3．2 基于EDA工具的PLD應(yīng)用
1．2．3．3 FPGA和CPLD開(kāi)發(fā)應(yīng)用選擇
1．3 面向CPLD／FPGA的EDA設(shè)計(jì)流程
1．3．1 源程序的編輯與編譯
1．3．2 邏輯綜合和優(yōu)化
1．3．3 目標(biāo)器件的布線(xiàn)／適配
1．3．4 目標(biāo)器件的編程／下載
1．3．5 設(shè)計(jì)過(guò)程中的有關(guān)仿真
1．3．6 硬件仿真／硬件測(cè)試
1．4 基于CPLD／FPGA的常用EDA工具
1．4．1 AJtera EDA軟件工具QuartusⅡ簡(jiǎn)介
1．4．2 QuanusⅡ主要設(shè)計(jì)流程
1．4．3 QuartusⅡ詳細(xì)設(shè)計(jì)流程
1．4．4 其他CPLD／FPGA常用工具
1．5 硬件描述語(yǔ)言
1．5．1 常用硬件描述語(yǔ)言簡(jiǎn)介
1．5．1．1 Verilog概述
1．5．1．2 Verilog與c語(yǔ)言
1．5．1．3 其他常用硬件描述語(yǔ)言
1．5．1．4 Verilog程序設(shè)計(jì)舉例
1．5．2 Verilog基本語(yǔ)句結(jié)構(gòu)與語(yǔ)法知識(shí)
1．5．2．1 模塊表達(dá)
1．5．2．2 端口語(yǔ)句、端口信號(hào)名和端口模式
1．5．2．3 內(nèi)部信號(hào)說(shuō)明
1．5．2．4 功能定義
1．5．2．5 關(guān)鍵字
1．5．2．6 標(biāo)識(shí)符
1．5．2．7 注釋符號(hào)
1．5．2．8 規(guī)范的程序書(shū)寫(xiě)格式
1．5．2．9 文件取名和存盤(pán)
【任務(wù)實(shí)現(xiàn)】
任務(wù)1．1 QuartusⅡ軟件安裝
任務(wù)1．2 三人表決器設(shè)計(jì)
【考核評(píng)價(jià)】
【拓展提高】
項(xiàng)目2 四位加法器設(shè)計(jì)
【項(xiàng)目描述】
【知識(shí)準(zhǔn)備】
2．1 四位加法器原理
2．1．1 半加器邏輯功能
2．1．2 四位加法器原理圖
2．2 QuanusⅡ原理圖輸入設(shè)計(jì)方法
【任務(wù)實(shí)現(xiàn)】
任務(wù)2．1 利用原理圖輸人法設(shè)計(jì)3—8譯碼器
任務(wù)2．2 利用原理圖輸入法設(shè)計(jì)四位加法器
【考核評(píng)價(jià)】
【拓展提高】
項(xiàng)目3 數(shù)字電子鐘設(shè)計(jì)
【項(xiàng)目描述】
【知識(shí)準(zhǔn)備】
3．1 Verilog語(yǔ)言要素
3．1．1 Verilog文字規(guī)則
3．1．2 Verilog數(shù)據(jù)類(lèi)型
3．1．3 Verilog操作符
3．2 Verilog語(yǔ)句
3．2．1 賦值語(yǔ)句和塊語(yǔ)句
3．2．1．1 賦值語(yǔ)句
3．2．1．2 塊語(yǔ)句
3．2．2 條件語(yǔ)句
3．2．2．1 if_else語(yǔ)句
3．2．2．2 case語(yǔ)句
3．2．2．3 條件語(yǔ)句使用不當(dāng)
3．2．3 循環(huán)語(yǔ)句
3．2．3．1 forever語(yǔ)句
3．2．3．2 repeat語(yǔ)句
3．2．3．3 while語(yǔ)句
3．2．3．4 for語(yǔ)句
3．2．4 結(jié)構(gòu)描述語(yǔ)句
【任務(wù)實(shí)現(xiàn)】
任務(wù)3．1 數(shù)字電子鐘設(shè)計(jì)方案分析
任務(wù)3．2 數(shù)字電子鐘的Veillog程序設(shè)計(jì)
【考核評(píng)價(jià)】
【拓展提高】
項(xiàng)目4 交通管理器設(shè)計(jì)
【項(xiàng)目描述】
【知識(shí)準(zhǔn)備】
4．1 Verilog與原理圖混合設(shè)計(jì)方式
4．1．1 四位二進(jìn)制計(jì)數(shù)器的Verilog設(shè)計(jì)
4．1．2 八段顯示譯碼器的Verilog設(shè)計(jì)
4．1．3 頂層文件原理圖設(shè)計(jì)
【任務(wù)實(shí)現(xiàn)】
任務(wù)4．1 交通管理器設(shè)計(jì)方案分析
任務(wù)4．2 交通管理器設(shè)計(jì)
【考核評(píng)價(jià)】
【拓展提高】
項(xiàng)目5 簡(jiǎn)易電子琴設(shè)計(jì)
【項(xiàng)目描述】
【知識(shí)準(zhǔn)備】
5．1 結(jié)構(gòu)語(yǔ)句
5．1．1 結(jié)構(gòu)說(shuō)明語(yǔ)句
5．1．1．1 initial語(yǔ)句
5．1．1．2 always語(yǔ)句
5．1．2 task和function說(shuō)明語(yǔ)句
5．2 Verilog設(shè)計(jì)中LPM函數(shù)的應(yīng)用
5．2．1 常用LPM兆功能塊
5．2．2 通過(guò)MegaWizarclPlug—In Manager例化LPM
5．2．2．1 計(jì)數(shù)器LPM模塊文本文件的調(diào)用
5．2．2．2 LPM計(jì)數(shù)器程序與參數(shù)傳遞語(yǔ)句
5．2．2．3 創(chuàng)建工程與仿真測(cè)試
【任務(wù)實(shí)現(xiàn)】
任務(wù)5．1 簡(jiǎn)易電子琴設(shè)計(jì)方案分析
任務(wù)5．2 簡(jiǎn)易電子琴Veillog程序設(shè)計(jì)
【考核評(píng)價(jià)】
【拓展提高】
項(xiàng)目6 步進(jìn)電動(dòng)機(jī)控制器設(shè)計(jì)
【項(xiàng)目描述】
【知識(shí)準(zhǔn)備】
6．1 有限狀態(tài)機(jī)設(shè)計(jì)
6．1．1 概述
6．1．2 一般有限狀態(tài)機(jī)的設(shè)計(jì)
6．1．3 Moore型狀態(tài)機(jī)的設(shè)計(jì)
6．1．4 Mealy型有限狀態(tài)機(jī)的設(shè)計(jì)
6．2 步進(jìn)電動(dòng)機(jī)控制技術(shù)
6．2．1 步進(jìn)電動(dòng)機(jī)的工作原理
6．2．2 步進(jìn)電動(dòng)機(jī)的工作方式
【任務(wù)實(shí)現(xiàn)】
任務(wù)6．1 步進(jìn)電動(dòng)機(jī)控制器設(shè)計(jì)方案分析
任務(wù)6．2 步進(jìn)電動(dòng)機(jī)控制器設(shè)計(jì)
【考核評(píng)價(jià)】
【拓展提高】
項(xiàng)目7 數(shù)字溫度計(jì)設(shè)計(jì)
【項(xiàng)目描述】
【知識(shí)準(zhǔn)備】
7．1 溫度傳感器
7．2 單總線(xiàn)器件
7．2．1 單總線(xiàn)的工作原理
7．2．2 單總線(xiàn)器件概述
7．2．2．1 DSl8820簡(jiǎn)介
7．2．2．2 DSl8820的主要特性
7．2．2．3 DSl8820的內(nèi)部結(jié)構(gòu)
7．2．2．4 DSl8820的工作原理
7．2．2．5 DSl8820的4個(gè)主要數(shù)據(jù)部件
7．2．2．6 高速暫存存儲(chǔ)器
7．2．2．7 控制命令
【任務(wù)實(shí)現(xiàn)】
任務(wù)7．1 數(shù)字溫度計(jì)設(shè)計(jì)方案分析
任務(wù)7．2 數(shù)字溫度計(jì)設(shè)計(jì)
【考核評(píng)價(jià)】
【拓展提高】
附錄本書(shū)所使用開(kāi)發(fā)板功能簡(jiǎn)介
附錄A 開(kāi)發(fā)板硬件介紹
A．1 硬件資源圖示
A．2 核心板資源
附錄B 開(kāi)發(fā)板硬件原理圖
B．1 核心板管腳示意圖
B．2 接口板原理圖
附錄C 開(kāi)發(fā)板管腳映射表
參考文獻(xiàn)