基于設(shè)計(jì)方法、VHDL及例程

定　價(jià)：￥30.00

作　者：	姜欣寧著
出版社：	西安交大出版社
叢編項(xiàng)：	本科"十二五"規(guī)劃教材·"計(jì)算機(jī)組成與設(shè)計(jì)"實(shí)驗(yàn)教材
標(biāo)　簽：	大學(xué)教材大中專教材教輔

購買這本書可以去

ISBN：	9787560540283	出版時(shí)間：	2014-02-01	包裝：	平裝
開本：	16開	頁數(shù)：	245	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《基于設(shè)計(jì)方法、VHDL及例程/本科“十二五”規(guī)劃教材·“計(jì)算機(jī)組成與設(shè)計(jì)”實(shí)驗(yàn)教材》是為“計(jì)算機(jī)組成原理”課而編寫的實(shí)驗(yàn)教材。第一篇通過兩個(gè)完整的計(jì)算機(jī)模型機(jī)的設(shè)計(jì)過程，詳細(xì)地說明了系統(tǒng)的沒計(jì)思路和實(shí)現(xiàn)方法；包括各功能部件的實(shí)現(xiàn)、指令集的設(shè)計(jì)和系統(tǒng)的集成；第二篇介紹了硬件描述語言VHDL的基本用法；包括VHDL程序的基本構(gòu)成、描述方法、常用語句、層次結(jié)構(gòu)設(shè)計(jì)等；第三篇介紹計(jì)算機(jī)組成實(shí)驗(yàn)例程；幫助同學(xué)們理解計(jì)算機(jī)底層的數(shù)據(jù)通路、層次結(jié)構(gòu)和時(shí)序等概念和提高實(shí)用編程技能。附錄l介紹了最新版XilinxISEl4．4開發(fā)軟件的使用方法。附錄2介紹了ⅪECA實(shí)驗(yàn)教學(xué)系統(tǒng)的構(gòu)成及例程。它是基于Xilinx最新的ZYNQ-7000平臺(tái)，學(xué)習(xí)Xilinx．PlanAhead等軟件的入門教材。附錄3介紹了TEC-CA機(jī)的使用方法和QuartlisII開發(fā)平臺(tái)的使用。本書重點(diǎn)突出、內(nèi)容豐富、簡(jiǎn)明實(shí)用；可作為高等院校計(jì)算機(jī)、電子、通訊和自動(dòng)控制各專業(yè)本科生相關(guān)課程的教材和參考書，也可作為硬件設(shè)計(jì)人員的參考書。

作者簡(jiǎn)介

暫缺《基于設(shè)計(jì)方法、VHDL及例程》作者簡(jiǎn)介

圖書目錄

第一篇計(jì)算機(jī)系統(tǒng)（模型機(jī)）的設(shè)計(jì)方法介紹
第1章概述
1．1 背景
1．2 課程的設(shè)計(jì)思路
1．2．1 設(shè)計(jì)定位
1．2．2 開發(fā)方法的設(shè)計(jì)
1．3 技術(shù)要求和實(shí)施平臺(tái)
第2章計(jì)算機(jī)系統(tǒng)設(shè)計(jì)方法的描述
2．1 系統(tǒng)開發(fā)的整體規(guī)劃（見圖2—1）
2．2 系統(tǒng)的體系結(jié)構(gòu)描述（三種）
2．3 系統(tǒng)的初步劃分
2．4 系統(tǒng)內(nèi)部模塊的關(guān)聯(lián)
2．5 系統(tǒng)的詳細(xì)設(shè)計(jì)流程圖
第3章計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)（組合邏輯設(shè)計(jì)方案）
3．1 構(gòu)建數(shù)據(jù)流的路徑
3．2 配置數(shù)據(jù)流路徑（數(shù)據(jù)通路）的基本部件
3．3 取指周期的分析
3．4 數(shù)據(jù)通路的構(gòu)建舉例
3．4．1 取指令數(shù)據(jù)通路的構(gòu)建（見圖3—2）
3．4．2 各類指令數(shù)據(jù)通路的構(gòu)建
3．4．3 總的數(shù)據(jù)通路的形成
3．4．4 數(shù)據(jù)通路中控制信號(hào)的確定
3．5 指令集設(shè)計(jì)
3．5．1 指令系統(tǒng)設(shè)計(jì)概述
3．5．2 指令類型的設(shè)計(jì)
3．5．3 指令格式的設(shè)計(jì)
3．5．4 尋址方式的確定
3．5．5 各條指令的描述與功能部件的配置
3．5．6 寫出“指令系統(tǒng)對(duì)照表”
3．6 控制器的設(shè)計(jì)
3．6．1 控制器的設(shè)計(jì)概述
3．6．2 控制器的基本邏輯模塊組成
3．6．3 微操作與各種信號(hào)之間的關(guān)系
3．6．4 “時(shí)序”設(shè)計(jì)要點(diǎn)
3．6．5 時(shí)序電路模塊的設(shè)計(jì)
3．6．6 組合邏輯控制器的一般設(shè)計(jì)方法和步驟
3．6．7 一個(gè)控制器設(shè)計(jì)方法（CU的狀態(tài)圖描述法）的描述
3．6．7．1 設(shè)計(jì)思路和步驟
3．6．7．2 分析指令執(zhí)行過程
3．6．7．3 控制器微操作序列的設(shè)計(jì)
3．6．7．4 控制器微命令的設(shè)計(jì)
3．6．7．5 控制器的狀態(tài)機(jī)圖的設(shè)計(jì)
3．6．7．6 描述信號(hào)（微命令）和狀態(tài)之間的關(guān)系
3．7 控制器和系統(tǒng)的實(shí)現(xiàn)（“組合邏輯”的設(shè)計(jì)方案）
3．7．1 控制信號(hào)產(chǎn)生電路的硬件實(shí)現(xiàn)方法
3．7．2 系統(tǒng)各級(jí)電路的硬件實(shí)現(xiàn)
3．8 控制器的仿真測(cè)試
3．9 存儲(chǔ)器的設(shè)計(jì)要點(diǎn)
……
第二篇 VHDL語言基礎(chǔ)及實(shí)例
第三篇實(shí)驗(yàn)項(xiàng)目