Verilog HDL語言及數(shù)字系統(tǒng)設(shè)計(jì)

定　價(jià)：￥29.00

作　者：	李景華，杜玉遠(yuǎn) 主編
出版社：	國防工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	行業(yè)軟件及應(yīng)用

購買這本書可以去

ISBN：	9787118079036	出版時(shí)間：	2012-02-01	包裝：	平裝
開本：	16開	頁數(shù)：	252	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《veriloghdl語言及數(shù)字系統(tǒng)設(shè)計(jì)》在介紹eda技術(shù)相關(guān)內(nèi)容的基礎(chǔ)上，講述了verilog hdl語言及采用veriloghdl語言設(shè)計(jì)并實(shí)現(xiàn)數(shù)字邏輯電路和數(shù)字系統(tǒng)的方法。內(nèi)容包括典型cpld和fpga器件的結(jié)構(gòu)特點(diǎn)、veriloghdl語言、典型veriloghdl程序設(shè)計(jì)、典型數(shù)字系統(tǒng)設(shè)計(jì)、risc處理器設(shè)計(jì)方法和quaausⅱ10．1開發(fā)系統(tǒng)。全書以verilog語言為基礎(chǔ)，結(jié)合典型的設(shè)計(jì)例程和典型的數(shù)字系統(tǒng)，由淺入深地講述了veillog語言的設(shè)計(jì)方法。通過全面細(xì)致地剖析risc處理器的過程，講述了復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)方法?！秜eriloghdl語言及數(shù)字系統(tǒng)設(shè)計(jì)》可作為高等學(xué)校電子信息工程、電子科學(xué)與技術(shù)、通信工程，計(jì)算機(jī)科學(xué)與技術(shù)、電子信息工程、自動(dòng)控制等專業(yè)的本科生和相關(guān)專業(yè)研究生的教科書或參考教材，也可作為電子系統(tǒng)的工程設(shè)計(jì)人員和其他相關(guān)人員的自學(xué)參考書?！秜erilog hdl語言及數(shù)字系統(tǒng)設(shè)計(jì)》還可以為授課教師免費(fèi)提供結(jié)合本書內(nèi)容的、圖文并茂的教學(xué)課件。

作者簡(jiǎn)介

暫缺《Verilog HDL語言及數(shù)字系統(tǒng)設(shè)計(jì)》作者簡(jiǎn)介

圖書目錄

第1章可編程邏輯器件和eda技術(shù)
　1.1 eda技術(shù)的主要特征
　1.2 eda技術(shù)的設(shè)計(jì)方法
　1.3 可編程邏輯器件簡(jiǎn)介
　1.4 可編程邏輯器件的設(shè)計(jì)
　1.5 可編程邏輯器件的選型
　1.6 1p核簡(jiǎn)介
　1.7 eda技術(shù)的發(fā)展趨勢(shì)
第2章 verilog hdl
　2.1 verilog hdl基本概念
　2.2 verilog hdl的基本要素
　2.3 行為描述
　2.4 數(shù)據(jù)流描述
　2.5 結(jié)構(gòu)描述
第3章典型vedlog hdl的設(shè)計(jì)實(shí)例
　3.1 組合邏輯電路的設(shè)計(jì)
　3.2 時(shí)序邏輯電路的設(shè)計(jì)
　3.3 有限狀態(tài)機(jī)的設(shè)計(jì)
　3.4 存儲(chǔ)畏的設(shè)計(jì)
第4章典型數(shù)字系統(tǒng)的分析與設(shè)計(jì)
　4.1 數(shù)字系統(tǒng)概述
　4.2 數(shù)碼管動(dòng)態(tài)顯示掃描電路原理及設(shè)計(jì)
　4.3 乘法器的原理及設(shè)計(jì)
　4.4 除法器的原理及設(shè)計(jì)方法
　4.5 簡(jiǎn)易cpu的工作原理及設(shè)計(jì)方法
　4.6 交通信號(hào)燈控制器的原理及設(shè)計(jì)
　4.7 數(shù)字頻率計(jì)的原理及設(shè)計(jì)
　4.8 數(shù)字信號(hào)發(fā)生器的原理及設(shè)計(jì)
第5章 risc處理器的設(shè)計(jì)
　5.1 支持risc處理器的器件
　5.2 risc處理器的原理
　5.3 risc處理器指令系統(tǒng)
　5.4 risc處理器的設(shè)計(jì)
第6章quartus ii 10.1開發(fā)系統(tǒng)
　6.1 quartus ii 10.1開發(fā)系統(tǒng)簡(jiǎn)介
　6.2 設(shè)計(jì)輸入
　6.3 綜合與編程
　6.4 設(shè)計(jì)仿真
　6.5 siglaltap ii邏輯分析器
　6.6 設(shè)計(jì)實(shí)例
　參考文獻(xiàn)