高性能微型計(jì)算機(jī)體系結(jié)構(gòu)：奔騰、酷睿系列處理器原理與應(yīng)用技術(shù)

第1章 微型計(jì)算機(jī)發(fā)展概述
1.1 微型計(jì)算機(jī)發(fā)展之初
1.2 Intel 微處理器發(fā)展概述
1.2.1 Intel 8086/8088微處理器
1.2.2 Intel 80286微處理器
1.2.3 Intel 80386微處理器
1.2.4 Intel 80486微處理器
1.2.5 Pentium微處理器
1.2.6 Intel P6系列微處理器
1.2.7 Pentium 4微處理器
1.2.8 Pentium M微處理器
1.2.9 Core2微處理器
1.2.1 0Corei7/i5/i3微處理器
1.3 AMD微處理器的發(fā)展概述
1.4 當(dāng)今微型計(jì)算機(jī)與大型計(jì)算機(jī)系統(tǒng)的關(guān)系
思考題與習(xí)題
第2章 典型微處理器及其微型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)
2.1 P6系列微處理器及微型計(jì)算機(jī)
2.1.1 P6系列微處理器的基本構(gòu)成
2.1.2 P6系列微處理器的流水線工作過程
2.1.3 P6微處理器采用的數(shù)據(jù)處理概念
2.1.4 P6系列微型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)
2.2 Pentium 4微處理器及微型計(jì)算機(jī)
2.2.1 Pentium 4微處理器的體系結(jié)構(gòu)特點(diǎn)
2.2.2 Pentium 4微處理器的內(nèi)部結(jié)構(gòu)
2.2.3 Pentium 4微處理器的指令流水線
2.2.4 由Pentium 4延伸的雙核處理器
2.2.5 Pentium 4微型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)
2.3 PentiumM微處理器
2.3.1 PentiumM微處理器的體系結(jié)構(gòu)特點(diǎn)
2.3.2 PentiumM微處理器的發(fā)展歷程
2.4 Core2微處理器及微型計(jì)算機(jī)
2.4.1 Core2微處理器的主要結(jié)構(gòu)特點(diǎn)
2.4.2 Core核心架構(gòu)微處理器的主要技術(shù)特點(diǎn)
2.4.3 Core2微型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)
2.5 Corei7/i5/i3微處理器及微型計(jì)算機(jī)
2.5.1 Bloomfield核心的Corei7微處理器系統(tǒng)結(jié)構(gòu)
2.5.2 Lynnfield核心的Corei7/i5微處理器系統(tǒng)結(jié)構(gòu)
2.5.3 Clarkdale核心的Corei5/i3微處理器系統(tǒng)結(jié)構(gòu)
2.5.4 Gulftown核心的Gorei7微處理器系統(tǒng)結(jié)構(gòu)
2.5.5 SandyBridge微架構(gòu)的Corei7/i5/i3微處理器介紹
思考題與習(xí)題
第3章 IA-32微處理器體系結(jié)構(gòu)
3.1 IA-32微處理器的工作模式
3.1.1 工作模式
3.1.2 工作模式的主要特點(diǎn)
3.2 IA-32的用戶級(jí)數(shù)據(jù)結(jié)構(gòu)
3.2.1 基本數(shù)據(jù)存儲(chǔ)結(jié)構(gòu)
3.2.2 整數(shù)數(shù)據(jù)格式
3.2.3 實(shí)數(shù)的浮點(diǎn)數(shù)格式
3.2.4 非數(shù)值數(shù)據(jù)格式
3.2.5 組合的SIMD數(shù)據(jù)格式
3.3 IA-32的用戶級(jí)寄存器組
3.3.1 通用寄存器組
3.3.2 段寄存器
3.3.3 標(biāo)志寄存器
3.3.4 指令指針寄存器
3.4 IA-32的系統(tǒng)級(jí)數(shù)據(jù)結(jié)構(gòu)
3.4.1 描述符表
3.4.2 門描述符
3.4.3 頁(yè)目錄表和頁(yè)表
3.4.4 任務(wù)狀態(tài)段TSS
3.5 IA-32的系統(tǒng)級(jí)寄存器組
3.5.1 存儲(chǔ)器管理寄存器
3.5.2 控制寄存器
……
第4章 存儲(chǔ)管理
第5章 存儲(chǔ)保護(hù)
第6章 存儲(chǔ)器與調(diào)整緩存
第7章 任務(wù)管理
第8章 中斷與異常處理
第9章 高性能微型計(jì)算機(jī)的系統(tǒng)總線
第10章 高性能微型計(jì)算機(jī)的I/O總線
第11章 多處理器系統(tǒng)管理
第12章 64微策處理器
參考文獻(xiàn)