計算機體系結(jié)構(gòu)實驗

定　價：￥15.00

作　者：	沈立，肖儂，王志英編著
出版社：	清華大學出版社
叢編項：	計算機系列教材
標　簽：	計算機體系結(jié)構(gòu)

購買這本書可以去

ISBN：	9787302239611	出版時間：	2010-11-01	包裝：	平裝
開本：	16開	頁數(shù)：	98	字數(shù)：

內(nèi)容簡介

　　考慮到完成實驗的工作量，我們選擇32位dlx結(jié)構(gòu)的處理器作為實驗對象，因為dlx指令系統(tǒng)具有規(guī)整、簡潔等優(yōu)點，且具有開源的模擬器和編譯器等軟件工具供大家使用。除了包含流水線、指令級并行、cache等經(jīng)典實驗內(nèi)容外，《計算機體系結(jié)構(gòu)實驗》還特別面向指令集的設計與優(yōu)化專門設計了實驗。根據(jù)實驗難度和工作量的不同，《計算機體系結(jié)構(gòu)實驗》中列出的實驗可分為兩個層次：一是，與計算機體系結(jié)構(gòu)課程中處理器性能評價、指令系統(tǒng)、流水線等方面的教學內(nèi)容相對應。具體實驗內(nèi)容包括確定dlx處理器的指令系統(tǒng)和指令編碼方案，設計實現(xiàn)一個單流出的5級32位dlx整數(shù)流水線，并在fpga平臺上仿真。該流水線中沒有cache模塊，可以包含數(shù)據(jù)定向模塊。同時，根據(jù)dlx指令系統(tǒng)修改開源的gcc編譯器，使之能夠生成可用的二進制測試代碼。二是，向在基礎實驗中實現(xiàn)的5級dlx整數(shù)流水線中增加一些高級功能模塊，并在fpga平臺上仿真。這里的高級功能模塊包括計算機體系結(jié)構(gòu)課程中介紹的開發(fā)指令級并行和數(shù)據(jù)級并行的硬件機制、cache等，如dlx浮點流水線、記分牌算法、vliw技術(shù)、分支目標緩沖器、simd指令擴展等，它們都是提高流水線性能的經(jīng)典技術(shù)。

作者簡介

　　沈立，2003年在國防科學技術(shù)大學計算機學院獲工學博士學位?，F(xiàn)任國防科學技術(shù)大學計算機學院副教授，碩士生導師，長期從事計算機體系結(jié)構(gòu)專業(yè)的研究和教學工作，國家精品課程“計算機體系結(jié)構(gòu)”和“計算機原理”主講人之一。中國計算機學會會員，主要研究方向包括高性能微處理器體系結(jié)構(gòu)、先進編譯技術(shù)、虛擬化技術(shù)等，作為項目負責人和主要完成人參加國家自然科學基金、國家863高技術(shù)研究計劃、國家973重大基礎研究計劃等項目10余項。近5年發(fā)表學術(shù)論文30余篇，獲授權(quán)專利5項，參與編著普通高等教育“十一五”國家級規(guī)劃教材4部。獲部委級科技進步二等獎1項、三等獎l項。

圖書目錄

第1章　處理器設計流程　　
　1.1　設計定制　　
　1.2　行為設計　　
　1.3　物理設計　　
　1.4　硅片出品　　
　1.5　驗證　　
　1.6　實驗內(nèi)容安排與組織　　
　1.7　實驗1：fastdlx模擬器的使用　　
　　1.7.1　簡要說明　　
　　1.7.2　實驗目的　　
　　1.7.3　實驗工具和平臺　　
　　1.7.4　實驗步驟　　　　
第2章　指令系統(tǒng)　　
　2.1　cisc和risc　　
　2.2　dlx指令系統(tǒng)　　
　　2.2.1　dlx的寄存器　　
　　2.2.2　dlx的數(shù)據(jù)表示　　
　　2.2.3　dlx的數(shù)據(jù)尋址方式　　
　　2.2.4　dlx的指令格式　　
　　2.2.5　dlx的操作　　
　　2.2.6　dlx的控制指令　　
　　2.2.7　dlx的浮點操作　　
　2.3　指令系統(tǒng)的改進和發(fā)展　　
　2.4　實驗2：dlx指令編碼的優(yōu)化　　
　　2.4.1　簡要說明　　
　　2.4.2　實驗目的　　
　　2.4.3　實驗工具和平臺　　
　　2.4.4　實驗步驟　　
　2.5　實驗3：dlx匯編器的設計與實現(xiàn)　　
　　2.5.1　簡要說明　　
　　2.5.2　實驗目的　　
　　2.5.3　實驗工具和平臺　　
　　2.5.4　實驗步驟　　
　2.6　實驗4：面向特定應用的指令擴展　　
　　2.6.1　簡要說明　　
　　2.6.2　實驗目的　　
　　2.6.3　實驗工具和平臺　　
　　2.6.4　實驗步驟　　　　
第3章　邏輯設計　　
　3.1　硬件描述語言　　
　3.2　電子設計自動化　　
　3.3　實驗5：modelsim的使用　　
　　3.3.1　簡要說明　　
　　3.3.2　實驗目的　　
　　3.3.3　實驗工具和平臺　　
　　3.3.4　實驗步驟　　
　3.4　實驗6：寄存器文件的設計與實現(xiàn)　　
　　3.4.1　簡要說明　　
　　3.4.2　實驗目的　　
　　3.4.3　實驗工具和平臺　　
　　3.4.4　實驗步驟　　
　3.5　實驗7：存儲器模塊設計與實現(xiàn)　　
　　3.5.1　簡要說明　　
　　3.5.2　實驗目的　　
　　3.s.3　實驗工具和平臺　　
　　3.5.4　實驗步驟　　　　
第4章　流水線設計　　
　4.1　dlx整數(shù)指令　　
　4.2　dlx流水線　　
　　4.2.1　流水寄存器　　
　　4.2.2　取指段　　
　　4.2.3　譯碼段　　
　　4.2.4　執(zhí)行段　　
　　4.2.5　訪存段　　
　　4.2.6　寫回段　　
　　4.2.7　多路選擇器　　
　4.3　改進dlx流水線的性能　　
　　4.3.1　減少分支開銷　　
　　4.3.2　數(shù)據(jù)定向　　
　　4.4　實驗8：dlx整數(shù)流水線的設計與實現(xiàn)　
　　4.4.1　簡要說明　　
　　4.4.2　實驗目的　　
　　4.4.3　實驗工具和平臺　　
　　4.4.4　實驗步驟　　
　4.5　實驗9：數(shù)據(jù)定向邏輯的設計與實現(xiàn)　
　　4.5.1　簡要說明　　
　　4.5.2　實驗目的　　
　　4.5.3　實驗工具和平臺　　
　　4.5.4　實驗步驟　　　
第5章　高級dlx流水線設計實驗　　
　5.1　實驗10：dlx浮點流水線　　
　　5.1.1　簡要說明　　
　　5.1.2　實驗目的　　
　　5.1.3　實驗工具和平臺　　
　　5.1.4　實驗步驟　　
　5.2　實驗11：支持動態(tài)指令調(diào)度的記分牌算法　
　　5.2.1　簡要說明　　
　　5.2.2　實驗目的　　
　　5.2.3　實驗工具和平臺　　
　　5.2.4　實驗步驟　　
　5.3　實驗12：超長指令字技術(shù)　
　　5.3.1　簡要說明　　
　　5.3.2　實驗目的　　
　　5.3.3　實驗工具和平臺　　
　　5.3.4　實驗步驟　　
　5.4　實驗13：分支預測目標緩沖(btb)　　
　　5.4.1　簡要說明　　
　　5.4.2　實驗目的　　
　　5.4.3　實驗工具和平臺　
　　5.4.4　實驗步驟　　
　5.5　實驗14：simd指令擴展　　
　　5.5.1　簡要說明　　
　　5.5.2　實驗目的　　
　　5.5.3　實驗工具和平臺　　
　　5.5.4　實驗步驟　　
　5.6　實驗15：cache設計與實現(xiàn)　　
　　5.6.1　簡要說明　　
　　5.6.2　實驗目的　　
　　5.6.3　實驗工具和平臺　　
　　5.6.4　實驗步驟　　　　
第6章　fpga相關工具　　
　6.1　設計準備　　
　　6.1.1　基本流程　　
　　6.1.2　ise的啟動和配置　　
　6.2　基于hdl語言設計輸入　　
　　6.2.1　創(chuàng)建新工程　　
　　6.2.2　完成hdl編寫　　
　　6.2.3　ise向?qū)赡K　　
　6.3　設計仿真　　
　　6.3.1　添加測試激勵　　
　　6.3.2　仿真類型選擇　　
　　6.3.3　編譯xilinx仿真庫　　
　6.4　系統(tǒng)生成及仿真　　
　　6.4.1　時序約束　　
　　6.4.2　IO配置　　
　　6.4.3　配置文件生成及后仿真　
　6.5　配置下載　　
參考文獻