計算機(jī)體系結(jié)構(gòu)學(xué)習(xí)指導(dǎo)與習(xí)題解答

第1章 概述
1.1 本書學(xué)習(xí)目標(biāo)
1.2 讀者知識背景
1.3 本書主要內(nèi)容
1.4 本章目標(biāo)
1.5 技術(shù)趨勢
1.6 性能量度
1.6.1 MIPS
1.6.2 CPI／IPC
1.6.3 基準(zhǔn)測試套件
1.6.4 幾何平均數(shù)與算術(shù)平均數(shù)
1.7 加速比
1.8 Amdahl定律
1.9 本章小結(jié)
本章習(xí)題與解析
第2章 數(shù)據(jù)表示與計算機(jī)算術(shù)運算
2.1 本章學(xué)習(xí)目標(biāo)
2.2 從電子信號到位
2.3 正整數(shù)的二進(jìn)制表示
2.4 正整數(shù)的算術(shù)運算
2.4.1 加法和減法
2.4.2 乘法
2.4.3 除法
2.4.4 上溢或下溢
2.5 負(fù)整數(shù)
2.5.1 原碼表示法
2.5.2 二進(jìn)制補碼表示法
2.5.3 符號擴(kuò)展
2.6 浮點數(shù)
2.6.1 非數(shù)字與非規(guī)格化數(shù)
2.6.2 浮點數(shù)的算術(shù)運算
2.7 本章小結(jié)
本章習(xí)題與解析
第3章 計算機(jī)組織
3.1 本章學(xué)習(xí)目標(biāo)
3.2 本章導(dǎo)言
3.3 程序程序開發(fā)工具
3.4 操作系統(tǒng)
3.4..1 多道程序設(shè)計
3.4.2 保護(hù)
3.4.3 特權(quán)模式
3.5 計算機(jī)組織
3.5.1 處理器
3.5.2 內(nèi)存系統(tǒng)
3.5.3 I／O子系統(tǒng)
3.6 本章小結(jié)
本章習(xí)題與解析
第4章 編程模型
4.1 本章目標(biāo)
4.2 本章導(dǎo)言
4.3 指令類型
4.3.1 算術(shù)操作
4.3.2 內(nèi)存操作
4.3.3比較操作
4.3.4 控制操作
4.4 基于棧的體系結(jié)構(gòu)
4.4.1 棧
4.4.2 實現(xiàn)棧
4.4.3 基于棧的體系結(jié)構(gòu)的指令
4.4.4 基于棧的指令集
4.4.5 基于棧的體系結(jié)構(gòu)中的程序
4.5 通用寄存器體系結(jié)構(gòu)
4.5.1 通用寄存器體系結(jié)構(gòu)中的指令
4.5.2 GPR指令集
4.5.3 通用寄存器體系結(jié)構(gòu)的程序
4.6 比較基于棧的體系結(jié)構(gòu)與通用寄存器體系結(jié)構(gòu)
4.7 利用棧實現(xiàn)過程調(diào)用
調(diào)用約定
4.8 本章小結(jié)
本章習(xí)題與解析
第5章 處理器設(shè)計
5.1 本章目標(biāo)
5.2 本章導(dǎo)言
5.3 指令集體系結(jié)構(gòu)
5.3.1 比較RISC與CISC
5.3.2 尋址方式
5.3.3 多媒體向量指令
5.3.4 定長指令編碼與變長指令編碼
5.4 處理器微體系結(jié)構(gòu)
5.4.1 執(zhí)行單元
5.4.2 微程序設(shè)計
5.4.3 寄存器文件設(shè)計
5.5 本章小結(jié)
本章習(xí)題與解析
第6章 流水線
6.1 本章目標(biāo)
6.2 本章導(dǎo)言
6.3 流水線
6.3.1 流水線處理器的周期時間
6.3.2 流水線延時
6.4 指令相關(guān)及其對吞吐率的影響
6.4.1 轉(zhuǎn)移
6.4.2 結(jié)構(gòu)相關(guān)
6.4.3 記分板
6.5 預(yù)測流水線處理器的執(zhí)行時間
6.6 結(jié)果轉(zhuǎn)發(fā)(旁路)
6.7 本章小結(jié)
本章習(xí)題與解析
第7章 指令級并行性
7.1 本章目標(biāo)
7.2 本章導(dǎo)言
7.3 什么是指令級并行性
7.4 指令級并行性的局限性
7.5 超標(biāo)量處理器
7.6 順序執(zhí)行與亂序執(zhí)行
7.6.1 順序執(zhí)行處理器的執(zhí)行時間預(yù)測
7.6.2 亂序執(zhí)行處理器的執(zhí)行時間預(yù)測
7.6.3 亂序執(zhí)行處理器的實現(xiàn)問題
7.7 寄存器重命名
7.8 超長指令字處理器
超長指令字的利弊
7.9 指令級并行性的編譯技術(shù)
7.9.1 循環(huán)展開
7.9.2 軟件流水線方法
7.10 本章小結(jié)
本章習(xí)題與解析
第8章 內(nèi)存系統(tǒng)
8.1 本章目標(biāo)
8.2 本章導(dǎo)言
8.3 延時、吞吐率和帶寬
流水線、并行性和預(yù)充電
……
第9章 Cache
第10章 虛擬內(nèi)存
第11章 輸入輸出
第12章 多處理器