數(shù)字電子技術基礎學習指導與考研指南

第1章 邏輯代數(shù)基礎
1.1 教學要求
1.2 課程要點
1.2.1 邏輯運算
1.2.2 形式定理
1.2.3 基本規(guī)則
1.2.4 最小項和最大項
1.2.5 邏輯函數(shù)的表示方法
1.2.6 邏輯函數(shù)的化簡
1.3 重點難點解析
1.3.1 邏輯代數(shù)中的對偶現(xiàn)象
1.3.2 表示同一邏輯關系的邏輯函數(shù)式形式的多樣性
1.4 例題精解
1.4.1 邏輯代數(shù)基本規(guī)則的應用
1.4.2 邏輯函數(shù)式的化簡
1.4.3 邏輯等式的證明
1.5 自我檢測
第2章 邏輯門電路
2.1 教學要求
2.2 課程要點
2.2.1 二極管和晶體管的開關特性
2.2.2 邏輯門電路
2.2.3 標準TTL與非門
2.2.4 集電極開路門(OC門)
2.2.5 三態(tài)門(TS)
2.2.6 CMOS邏輯門
2.3 重點難點解析
2.3.1 如何理解TTL門的輸入端懸空相當于輸入高電平
2.3.2 TTL邏輯門輸出電流的計算方法
2.3.3 TTL邏輯門與CMOS邏輯門的比較
2.4 例題精解
2.4.1 二極管和晶體管工作狀態(tài)
2.4.2 門電路邏輯功能分析
2.4.3 門電路的輸入和輸出端接特性
2.5 自我檢測
第3章 組合邏輯電路
3.1 教學要求
3.2 課程要點
3.2.1 組合邏輯電路的定義
3.2.2 組合邏輯電路的分析
3.2.3 組合邏輯電路的設計
3.2.4 邏輯函數(shù)式的最佳化
3.2.5 中規(guī)模組合邏輯器件
3.2.6 競爭與冒險
3.3 重點難點解析
3.3.1 邏輯函數(shù)式的最簡和最佳
3.3.2 用最小項譯碼器設計組合邏輯電路
3.3.3 用數(shù)據(jù)選擇器設計組合邏輯電路
3.4 例題精解
3.4.1 門級組合邏輯電路的分析
3.4.2 門級組合邏輯電路的設計
3.4.3 中規(guī)模邏輯器件構成的組合邏輯電路分析
3.4.4 中規(guī)模邏輯器件構成的組合邏輯電路的設計
3.5 自我檢測
第4章 觸發(fā)器和定時器
4.1 教學要求
4.2 課程要點
4.2.1 觸發(fā)器的分類及功能
4.2.2 基本Rs觸發(fā)器
4.2.3 時鐘觸發(fā)器
4.2.4 555定時器及應用
4.3 重點難點解析
4.3.1 觸發(fā)器的描述方法
4.3.2 如何看待基本RS觸發(fā)器的不定狀態(tài)
4.4 例題精解
4.4.1 觸發(fā)器功能分析
4.4.2 不同類型觸發(fā)器之間的相互轉換
4.4.3 555定時器及其應用
4.5 自我檢測
第5章 時序邏輯電路
5.1 教學要求
5.2 課程要點
5.2.1 由觸發(fā)器和門電路組成的時序邏輯電路的分析
5.2.2 由觸發(fā)器和門電路組成的時序邏輯電路的設計
5.2.3 集成計數(shù)器
5.3 重點難點解析
5.3.1 如何判斷二進制異步計數(shù)器是加法計數(shù)器還是減法計數(shù)器
5.3.2 采用次態(tài)卡諾圖法設計同步加法計數(shù)器
5.3.3 計數(shù)器計數(shù)進制的改變
5.4 例題精解
5.4.1 觸發(fā)器構成的時序邏輯電路分析
5.4.2 觸發(fā)器構成的時序邏輯電路設計
5.4.3 中規(guī)模邏輯器件構成的時序電路分析
5.4.4 中規(guī)模邏輯器件構成的時序電路設計
5.5 自我檢測
第6章 數(shù)模與模數(shù)轉換器
6.1 教學要求
6.2 課程要點
6.2.1 DA轉換器
6.2.2 AD轉換器
6.3 重點難點解析
6.3.1 基于DA和EPROM的波形發(fā)生電路分析
6.3.2 基于DA和EPROM的波形發(fā)生電路設計
6.4 例題精解
6.4.1 DA轉換器及其應用
6.4.2 AD轉換器及其應用
6.5 自我檢測
第7章 可編程邏輯器件
7.1 教學要求
7.2 課程要點
7.2.1 只讀存儲器ROM
7.2.2 隨機存儲器RAM
7.2.3 低密度可編程邏輯器件
7.2.4 高密度可編程邏輯器件
7.3 重點難點解析
7.3.1 用ROM構成組合邏輯電路
7.3.2 存儲器容量的擴展
7.4 例題精解
7.4.1 用ROM實現(xiàn)組合邏輯電路
7.4.2 VHDL語言設計
7.5 自我檢測
第8章 試卷及其參考答案和評分標準
參考文獻