現(xiàn)代高速串行通信接口技術(shù)與應用

第1章 現(xiàn)代高速串行通信接口概述
1.1 高速串行接口簡介
1.2 高速串行口的發(fā)展
1.2.1 存儲設備的高速串行接口技術(shù)
1.2.2 高速視頻串行平板連接技術(shù)
1.2.3 HDMI接口技術(shù)
1.2.4 DVI接口技術(shù)
1.3 本章小結(jié)
第2章 低壓差分信號
2.1 低壓差分信號的電氣標準
2.2 低壓差分信號的特點
2.3 低壓差分信號的接口
2.4 噪聲環(huán)境中提高可靠性設計
2.5 LNDS集成電路
2.6 總線LVDS
2.7 線纜及連接器性能測試
2.7.1 連接線纜
2.7.2 線纜接地以及屏蔽連接
2.8 INDS系統(tǒng)性能測試
2.8.1 LVDS信號質(zhì)量
2.8.2 誤碼率測試
2.9 本章小結(jié)
第3章 LVDS應用
3.1 電氣性能上的優(yōu)勢
3.2 端接
3.3 LVDS的應用模式
3.4 FPGA和ASIC的嵌入式LVDS I／O
3.4.1 引線長度
3.4.2 ESD保護
3.4.3 容性負載
3.4.4 電纜驅(qū)動能力
3.5 LVDS解決方案
3.6 背板設計及LVDS總線
3.6.1 配置
3.6.2 總線的LVDS
3.6.3 背板設計
3.7 本章小結(jié)
第4章 高速設計
4.1 PCB設計
4.1.1 布線
4.1.2 差分布線
4.1.3 端接處理
4.2 降低電磁干擾（EMI）
4.2.1 差分信號的電磁輻射
4.2.2 降低EMI的設計
4.2.3 地面返回路徑
4.2.4 電纜屏蔽
4.2.5 電磁兼容的結(jié)論
4.3 交流耦合
4.4 INDS電路設計準備工作
4.5 不同設計的差異
4.5.1 阻抗不匹配
4.5.2 TTL與LVDS信號之間的干擾
4.5.3 LVDS背板驅(qū)動器與FPGA的連接
4.6 降低LVDS電磁干擾
4.7 共模噪聲的抑制
4.8 LVDS錯誤自檢電路
4.8.1 錯誤自檢電路的廣泛應用
4.8.2 嘈雜環(huán)境故障保護的提高
4.8.3 外部故障保護電阻的選擇
4.9 本章小結(jié)
第5章 平板顯示接口技術(shù)
5.1 各種視頻顯示技術(shù)的特點
5.2 數(shù)字視頻的采集和處理
5.2.1 采樣過程
5.2.2 量化過程
5.3 圖像顏色空間的表示和轉(zhuǎn)換
5.3.1 RGB顏色空間
5.3.2 YUV顏色空間
5.3.3 抗干擾能力強
5.3.4 YCbCr 顏色空間
5.4 數(shù)字顯示屏
5.4.1 各種顯示技術(shù)的成像原理
5.4.2 顯示器性能指標
5.5 平板顯示控制器接口
5.6 雙像素轉(zhuǎn)換器輸入，輸出信號
5.7 時序控制模塊介紹
5.7.1 行同步
5.7.2 場同步
5.8 數(shù)字平板控制
5.8.1 雙像素轉(zhuǎn)換器
5.8.2 視頻輸出VOUT
5.9 電源系列開關
5.10 寄存器模塊
5.11 本章小結(jié)
第6章 HDMI接口技術(shù)
6.1 HDMI物理層
6.1.1 TMDS信號
6.1.2 HDMI源端特征
6.1.3 HDMI接收端TMDS特征
6.2 引腳定義及電氣性能
6.2.1 引腳定義
6.2.2 +5 V電源信號
6.2.3 DDC
6.2.4 HOT插件檢測信號（HPD）
6.2.5 魯棒性能要求
6.3 信號及編碼
6.3.1 連接的體系結(jié)構(gòu)
6.3.2 數(shù)據(jù)包的定義
6.4 視頻
6.5 音頻
6.5.1 音頻采樣時鐘捕獲和恢復
6.5.2 L－PCM和IEC 61937壓縮音頻ACR
6.5.3 DST音頻ACR
6.5.4 音頻采樣率和支持的需求
6.5.5 1比特音頻采樣率的要求
6.5.6 DST音頻采樣率的要求
6.5.7 音頻與視頻的關系
6.5.8 音頻與視頻同步
6.6 音頻數(shù)據(jù)打包
6.7 數(shù)據(jù)包傳送規(guī)則
6.8 控制和配置
6.8.1 信息幀
6.8.2 電子EDID數(shù)據(jù)結(jié)構(gòu)
6.8.3 HDMI接口商品標識數(shù)據(jù)塊
6.8.4 DVI／HDMI接口設備
6.8.5 音頻和視頻詳細信息
6.8.6 增強DDC
6.8.7 時鐘
6.8.8 數(shù)據(jù)傳輸協(xié)議
6.8.9 熱插拔檢測信號
6.9 物理地址
……
第7章 內(nèi)容保護及兼容性
第8章 消費電子控制信息CEC
第9章 數(shù)字視頻接口DVI