基于ARM7TDMI的S3C44B0X嵌入式微處理器技術

第1章 嵌入式系統(tǒng)概述
1.1 嵌入式系統(tǒng)簡介
1.1.1 嵌入式系統(tǒng)應用舉例
1.1.2 嵌入式系統(tǒng)定義和組成
1.1.3 嵌入式系統(tǒng)特點
1.2 嵌入式微處理器
1.2.1 嵌入式微處理器分類
1.2.2 主流嵌入式微處理器介紹
1.3 ARM系列嵌入式微處理器介紹
1.4 嵌入式操作系統(tǒng)介紹
1.4.1 嵌入式操作系統(tǒng)的主要特點
1.4.2 主流嵌入式操作系統(tǒng)簡介
1.5 本章小結
1.6 習題
第2章 S3C44B0X微處理器組成及編程模式
2.1 S3C44B0X微處理器概述
2.2 S3C44B0X微處理器組成
2.2.1 S3C44B0X微處理器組成與系統(tǒng)管理特點
2.2.2 引腳信號描述
2.2.3 特殊功能寄存器簡介
2.3 ARM7TDMI核
2.3.1 指令流水線、存儲器訪問和存儲器接口
2.3.2 ARM7TDMI指令系統(tǒng)特點
2.3.3 ARM7TDMI組成
2.4 ARM7TDMI編程模式
2.4.1 編程模式與處理器操作狀態(tài)
2.4.2 存儲器格式和數(shù)據(jù)類型
2.4.3 處理器操作方式
2.4.4 寄存器
2.4.5 程序狀態(tài)寄存器
2.4.6 異常
2.4.7 中斷延遲
2.4.8 Reset
2.5 本章小結
2.6 習題
◆基于ARM7TDMI的S3C44B0X嵌入式微處理器技術目錄
第3章 ARM7TDMI指令系統(tǒng)
3.1 ARM7TDMI指令系統(tǒng)概述
3.1.1 ARM7TDMI指令系統(tǒng)和相關指令集
3.1.2 ARM指令集概述
3.1.3 ARM指令集全部指令編碼及條件域
3.1.4 Thumb指令集概述
3.1.5 Thumb指令集全部指令編碼
3.2 ARM指令集
3.2.1 分支并且轉換狀態(tài)指令（BX)
3.2.2 分支、分支并且連接指令（B和BL)
3.2.3 數(shù)據(jù)處理指令
3.2.4 程序狀態(tài)寄存器傳送指令（MRS和MSR)
3.2.5 乘、乘累加指令（MUL和MLA)
3.2.6 長乘、長乘累加指令（MULL和MLAL)
3.2.7 單個數(shù)據(jù)傳送指令（LDR和STR)
3.2.8 半字、帶符號字節(jié)/半字傳送指令（LDRH、STRH、LDRSB和LDRSH)
3.2.9 塊數(shù)據(jù)傳送指令（LDM和STM)
3.2.10 單個數(shù)據(jù)交換指令（SWP)8
3.2.11 軟件中斷指令（SWI)
3.2.12 協(xié)處理器介紹
3.2.13 協(xié)處理器數(shù)據(jù)操作指令（CDP)
3.2.14 協(xié)處理器數(shù)據(jù)傳送指令（LDC和STC)
3.2.15 協(xié)處理器寄存器傳送指令（MRC和MCR)
3.2.16 未定義指令
3.3 Thumb指令集
3.3.1 Thumb指令集特點
3.3.2 寄存器移位并傳送指令（LSL、LSR和ASR)
3.3.3 加/減指令（ADD和SUB)
3.3.4 傳送/比較/加/減立即數(shù)指令（MOV、CMP、ADD和SUB)
3.3.5 ALU操作指令
3.3.6 高寄存器組操作/分支并且轉換狀態(tài)指令（ADD、CMP、MOV和BX)
3.3.7 相對PC的裝入指令（LDR)
3.3.8 使用寄存器偏移量的裝入/存儲指令（LDR、LDRB、STR和STRB)
3.3.9 裝入/存儲半字和裝入帶符號擴展的字節(jié)/半字指令
(LDRH、STRH、LDRSB和LDRSH)
3.3.10使用立即偏移量的裝入/存儲字、字節(jié)指令（LDR、LDRB、STR
和STRB)
3.3.11 使用立即偏移量的裝入/存儲半字指令（LDRH和STRH)
3.3.12 相對SP的裝入/存儲指令（LDR和STR)
3.3.13 裝入地址指令（ADD)
3.3.14 加偏移量到堆棧指針指令（ADD)
3.3.15 壓棧/出棧寄存器指令（PUSH和POP)
3.3.16 多寄存器裝入/存儲指令（LDMIA和STMIA)
3.3.17 條件分支指令
3.3.18 軟件中斷指令（SWI)
3.3.19 無條件分支指令（B)
3.3.20 長分支并且連接指令（BL)
3.4 本章小結
3.5 習題
第4章 ARM匯編語言編程
4.1 ARM匯編語言概述
4.2 ARM匯編語言特性
4.2.1 行格式、預定義名和內建變量
4.2.2 ARM偽指令
4.2.3 Thumb偽指令
4.2.4 符號（symbols)
4.2.5 指示符（directives)
4.2.6 與代碼有關的指示符
4.2.7 與數(shù)據(jù)定義有關的指示符
4.2.8 符號定義指示符
4.2.9 匯編控制指示符
4.2.10 報告指示符
4.2.11 表達式和操作符
4.3 ARM匯編語言編程舉例
4.3.1 匯編語言和匯編器
4.3.2 ARM匯編語言模塊舉例
4.3.3 調用子程序
4.3.4 Thumb匯編語言模塊舉例
4.3.5 條件執(zhí)行
4.3.6 裝入常數(shù)到寄存器
4.3.7 裝入地址到寄存器
4.3.8 裝入和存儲多個寄存器指令
4.3.9 使用宏
4.4 本章小結
4.5 習題
第5章 存儲器控制器
5.1 存儲器控制器概述
5.1.1 存儲器控制器的特性
5.1.2 與存儲器有關的功能描述
5.1.3 存儲器定時舉例
5.1.4 存儲器控制器特殊功能寄存器
5.2 存儲器組成實例
5.2.1 使用NorFlash作為引導ROM的實例
5.2.2 使用SDRAM的實例
5.3 本章小結
5.4 習題
第6章 時鐘與功耗管理、CPUwrapper與總線優(yōu)先權
6.1 時鐘與功耗管理概述
6.2 時鐘產(chǎn)生
6.2.1 時鐘相關引腳信號
6.2.2 時鐘產(chǎn)生
6.2.3 PLL
6.3 功耗管理
6.3.1 5種節(jié)電模式
6.3.2 喚醒與解凍狀態(tài)
6.3.3 進入IDLE模式
6.3.4 PLLon/off
6.4 時鐘發(fā)生器與功耗管理特殊功能寄存器
6.5 CPUwrapper與總線優(yōu)先權概述
6.6 Cache與內部SRAM、寫緩沖區(qū)與總線優(yōu)先權
6.6.1 Cache與非Cache化區(qū)域
6.6.2 內部SRAM
6.6.3 寫緩沖區(qū)
6.6.4 總線優(yōu)先權
6.7 CPUwrapper與總線優(yōu)先權特殊功能寄存器
6.8 本章小結
6.9 習題
第7章 DMA
7.1 概述
7.1.1 DMA概述
7.1.2 ZDMA/BDMA操作
7.2 外部DMA請求/響應協(xié)議與傳送方式
7.2.1 外部DMA請求/響應協(xié)議
7.2.2 DMA傳送方式
7.3 DMA請求源選擇與自動重裝方式
7.3.1 DMA請求源選擇
7.3.2 自動重裝方式
7.4 DMA特殊功能寄存器
7.5 本章小結
7.6 習題
第8章 I/O端口
8.1 概述
8.2 可選擇的端口功能
8.3 端口控制描述
8.4 I/O端口特殊功能寄存器
8.5 本章小結
8.6 習題
第9章 PWM定時器
9.1 概述
9.2 PWM定時器操作
9.2.1 定時器基本操作
9.2.2 自動重載和雙緩沖
9.2.3 定時器初始使用手動更新位
9.2.4 定時器操作示例
9.2.5 脈寬調制
9.2.6 輸出電平控制
9.2.7 死區(qū)產(chǎn)生
9.2.8 DMA請求模式
9.3 PWM定時器特殊功能寄存器
9.4 本章小結
9.5 習題
第10章 通用異步收發(fā)器
10.1 概述
10.2 UART操作
10.3 UART特殊功能寄存器
10.4 本章小結
10.5 習題
第11章 中斷控制器
11.1 概述
11.2 中斷控制器
11.2.1 中斷控制器操作
11.2.2 中斷源
11.2.3 中斷優(yōu)先權產(chǎn)生模塊框圖
11.2.4 用于IRQ的向量中斷方式
11.3 向量與非向量中斷方式程序舉例
11.4 中斷控制器特殊功能寄存器
11.5 本章小結
11.6 習題
第12章 LCD控制器
12.1 概述
12.2 LCD控制器
12.2.1 LCD控制器組成
12.2.2 LCD控制器定時發(fā)生器
12.2.3 顯示操作
12.2.4 抖動和FRC
12.2.5 像素占空比
12.2.6 LCD自我刷新方式
12.2.7 SL_IDLE模式
12.2.8 定時要求
12.3 顯示類型與存儲器數(shù)據(jù)格式
12.3.1 顯示類型
12.3.2 存儲器數(shù)據(jù)格式
12.4 虛擬顯示與數(shù)據(jù)傳送速率的計算
12.4.1 虛擬顯示
12.4.2 數(shù)據(jù)傳送速率的計算
12.5 LCD控制器特殊功能寄存器
12.6 本章小結
12.7 習題
第13章 ADC、RTC和看門狗定時器
13.1 A/D轉換器
13.1.1 A/D轉換器概述
13.1.2 A/D轉換器組成與操作
13.1.3 A/D轉換器特殊功能寄存器
13.2 實時時鐘
13.2.1 RTC概述
13.2.2 RTC組成與操作
13.2.3 RTC特殊功能寄存器
13.3 看門狗定時器
13.3.1 概述
13.3.2 看門狗定時器操作
13.3.3 看門狗定時器特殊功能寄存器
13.4 本章小結
13.5 習題
第14章 IIC總線接口、IIS總線接口和同步I/O
14.1 IIC總線接口
14.1.1 IIC總線接口概述
14.1.2 IIC總線組成框圖與接口
14.1.3 四種方式下的操作流程圖
14.1.4 IIC總線接口特殊功能寄存器
14.2 IIS總線接口
14.2.1 IIS總線接口概述
14.2.2 IIS總線組成框圖
14.2.3 發(fā)送和接收方式
14.2.4 音頻串行接口數(shù)據(jù)格式
14.2.5 IIS總線接口特殊功能寄存器
14.3 同步I/O
14.3.1 同步I/O概述
14.3.2 SIO接口模塊組成
14.3.3 SIO常規(guī)方式操作
14.3.4 SIODMA方式操作
14.3.5 SIO發(fā)送/接收定時圖
14.3.6 同步I/O接口特殊功能寄存器
14.4 本章小結
14.5 習題
附錄A S3C44B0X特殊功能寄存器速查表
附錄B ARM7TDMI處理器信號列表
附錄C 英漢名詞術語對照表
參考文獻