嵌入式系統(tǒng)原理

第1章 嵌入式系統(tǒng)概述
1.1 嵌入式系統(tǒng)的發(fā)展
1.1.1 嵌入式系統(tǒng)回顧
1.1.2 嵌入式系統(tǒng)的概念
1.1.3 嵌入式系統(tǒng)的發(fā)展史
1.1.4 嵌入式系統(tǒng)的特點(diǎn)
1.2 嵌入式系統(tǒng)的分類與應(yīng)用
1.2.1 嵌入式系統(tǒng)分類
1.2.2 嵌入式系統(tǒng)的應(yīng)用
1.3 嵌入式處理器
1.3.1 嵌入式微處理器
1.3.2 嵌入式微控制器
1.3.3 嵌入式DSP處理器
1.3.4 嵌入式片上系統(tǒng)
1.3.5 知識(shí)產(chǎn)權(quán)核
1.3.6 測(cè)試處理器指標(biāo)的方法
1.4 嵌入式系統(tǒng)的組成
1.4.1 嵌入式系統(tǒng)的硬件
1.4.2 嵌入式系統(tǒng)的軟件
1.4.3 嵌入式系統(tǒng)的開(kāi)發(fā)工具和開(kāi)發(fā)系統(tǒng)
1.5 嵌入式系統(tǒng)的現(xiàn)狀與發(fā)展趨勢(shì)
1.5.1 嵌入式系統(tǒng)的現(xiàn)狀
1.5.2 嵌入式系統(tǒng)的發(fā)展趨勢(shì)
1.6 小結(jié)
習(xí)題1
第2章 嵌入式系統(tǒng)開(kāi)發(fā)技術(shù)
2.1 嵌入式系統(tǒng)的結(jié)構(gòu)設(shè)計(jì)
2.1.1 硬件層
2.1.2 中間層
2.1.3 系統(tǒng)軟件層
2.1.4 應(yīng)用軟件層
2.2 嵌入式系統(tǒng)的設(shè)計(jì)方法
2.2.1 嵌入式系統(tǒng)設(shè)計(jì)流程
2.2.2 嵌入式系統(tǒng)的一般設(shè)計(jì)方法
2.2.3 嵌入式系統(tǒng)的軟、硬件協(xié)同設(shè)計(jì)技術(shù)
2.3 嵌入式系統(tǒng)開(kāi)發(fā)技術(shù)
2.3.1 需求分析
2.3.2 詳細(xì)設(shè)計(jì)
2.3.3 系統(tǒng)實(shí)現(xiàn)
2.3.4 系統(tǒng)測(cè)試
2.4 嵌入式系統(tǒng)的調(diào)試技術(shù)
2.4.1 基于主機(jī)的調(diào)試
2.4.2 遠(yuǎn)程調(diào)試器與調(diào)試內(nèi)核
2.4.3 ROM仿真器
2.4.4 在線仿真
2.4.5 背景調(diào)試模式
2.4.6 JTAG接口及其調(diào)試技術(shù)
2.4.7 軟件仿真器
2.5 嵌入式系統(tǒng)開(kāi)發(fā)技術(shù)的發(fā)展趨勢(shì)及其挑戰(zhàn)
2.5.1 嵌入式系統(tǒng)開(kāi)發(fā)技術(shù)發(fā)展的特點(diǎn)
2.5.2 嵌入式系統(tǒng)開(kāi)發(fā)技術(shù)的新挑戰(zhàn)
2.6 小結(jié)
習(xí)題2
第3章 嵌入式處理器
3.1 概述
3.2 嵌入式系統(tǒng)硬件結(jié)構(gòu)
3.2.1 嵌入式系統(tǒng)模式
3.2.2 硬件構(gòu)架
3.2.3 嵌入式處理器子系統(tǒng)
3.2.4 嵌入式系統(tǒng)外圍硬件模塊
3.2.5 調(diào)試子系統(tǒng)與處理單元選擇
3.3 處理器技術(shù)指標(biāo)與選型
3.3.1 嵌入式系統(tǒng)處理器技術(shù)指標(biāo)
3.3.2 處理器選型原則和方法
3.4 常用的嵌入式處理器
3.4.1 MIPS
3.4.2 PowerPC
3.4.3 x86
3.4.4 68K／Coldfire
3.4.5 嵌入式流處理器簡(jiǎn)述
3.5 ARM處理器
3.5.1 概述
3.5.2 ARM應(yīng)用領(lǐng)域和特點(diǎn)
3.5.3 ARM微處理器系列
3.5.4 ARM微處理器結(jié)構(gòu)
3.5.5 ARM處理器選型方法
3.6 小結(jié)
習(xí)題3
第4章 嵌入式存儲(chǔ)技術(shù)
4.1 概述
4.2 嵌入式系統(tǒng)存儲(chǔ)器體系
4.2.1 存儲(chǔ)器的結(jié)構(gòu)
4.2.2 嵌入式系統(tǒng)存儲(chǔ)器體系結(jié)構(gòu)
4.3 存儲(chǔ)器的性能指標(biāo)、工作時(shí)序和分類
4.3.1 性能指標(biāo)
4.3.2 存儲(chǔ)器的工作時(shí)序
4.3.3 存儲(chǔ)器分類
4.4 RAM和ROM
4.4.1 RAM
4.4.2 ROM
4.5 嵌入式存儲(chǔ)器
4.5.1 嵌入式易失性存儲(chǔ)器
4.5.2 嵌入式非易失性存儲(chǔ)器
4.6 嵌入式存儲(chǔ)器選型、測(cè)試和驗(yàn)證
4.6.1 嵌入式存儲(chǔ)器選型
4.6.2 嵌入式存儲(chǔ)器測(cè)試
4.6.3 嵌入式存儲(chǔ)器驗(yàn)證方法
4.7 嵌入式存儲(chǔ)器的設(shè)計(jì)方法和策略
4.7.1 存儲(chǔ)器的外包設(shè)計(jì)
4.7.2 RISC中的存儲(chǔ)器設(shè)計(jì)
4.7.3 嵌入式存儲(chǔ)器設(shè)計(jì)方法
4.8 嵌入式存儲(chǔ)器低功耗技術(shù)
4.8.1 嵌入式存儲(chǔ)器低功耗設(shè)計(jì)
4.8.2 嵌入式系統(tǒng)閃速存儲(chǔ)器低功耗設(shè)計(jì)
4.9 嵌入式存儲(chǔ)器發(fā)展趨勢(shì)
4.9.1 嵌入式存儲(chǔ)的優(yōu)勢(shì)
4.9.2 嵌入式存儲(chǔ)面臨的挑戰(zhàn)
4.9.3 嵌入式存儲(chǔ)的未來(lái)
4.10 嵌入式存儲(chǔ)器子系統(tǒng)設(shè)計(jì)實(shí)例
4.10.1 TMS320C32浮點(diǎn)DSP存儲(chǔ)器接口設(shè)計(jì)
d10.2 MCS-51單片機(jī)存儲(chǔ)器擴(kuò)展
4.11 小結(jié)
習(xí)題4
第5章 嵌入式輸入／輸出子系統(tǒng)
5.1 概述
5.2 復(fù)位電路
5.2.1 基本復(fù)位電路
5.2.2 改進(jìn)的復(fù)位電路
5.2.3 復(fù)位電路設(shè)計(jì)
5.3 時(shí)鐘電路
5.3.1 RC時(shí)鐘
5.3.2 石英晶體
5.3.3 石英振蕩器
5.3.4 鎖相環(huán)倍頻時(shí)鐘
5.4 嵌入式處理器的i/o模塊
5.4.1 基本結(jié)構(gòu)
5.4.2 I/0接口的信號(hào)及其作用
5.4.3 寄存器的映射方式
5.5 嵌入式系統(tǒng)的譯碼器
5.5.1 作用和種類
5.5.2 可編程器件譯碼器
5.5.3 嵌入式處理器上的集成譯碼模塊
5.6 定時(shí)器／計(jì)數(shù)器
5.6.1 功能
5.6.2 基本結(jié)構(gòu)
5.6.3 工作模式
5.7 串行外部設(shè)備接口
5.7.1　原理與功能
5.7.2 數(shù)據(jù)流動(dòng)
5.7.3 引腳
5.7.4 寄存器及其功能
5.8 異步通信收發(fā)器
5.8.1 UART結(jié)構(gòu)、原理和編程
5.8.2 UART軟件實(shí)現(xiàn)技術(shù)
5.9 小結(jié)
習(xí)題5
第6章 嵌入式軟件系統(tǒng)
第7章 嵌入式操作系統(tǒng)概論
第8章 嵌入式計(jì)算機(jī)聯(lián)鎖控制器設(shè)計(jì)
第9章 嵌入式系統(tǒng)設(shè)計(jì)實(shí)例
參考文獻(xiàn)