數(shù)字電子技術(shù)基礎(chǔ)

第1章 邏輯代數(shù)基礎(chǔ)
1.1 概述
1.1.1　脈沖波形和數(shù)字波形
1.1.2　數(shù)制和碼制
1.1.3　其他二進(jìn)制碼
1.2　基本邏輯函數(shù)及運(yùn)算定律
1.2.1　邏輯函數(shù)中的三種基本運(yùn)算
1.2.2　邏輯代數(shù)的運(yùn)算定律及規(guī)則.
1.3　邏輯函數(shù)表示方法
1.3.1　邏輯函數(shù)基本表示方法
1.3.2　邏輯函數(shù)的最小項(xiàng)和最大項(xiàng)
1.3.3　從真值表歸納邏輯函數(shù)
1.4　邏輯函數(shù)的公式化簡(jiǎn)法
1.4.1　邏輯函數(shù)的最簡(jiǎn)形式
1.4.2　常用公式化簡(jiǎn)方法
1.5　邏輯函數(shù)卡諾圖化簡(jiǎn)
1.5.1 邏輯函數(shù)卡諾圖表示法
1.5.2　卡諾圖化簡(jiǎn)邏輯函數(shù)
l.5.3　具有約束項(xiàng)的邏輯函數(shù)化簡(jiǎn)
　1.6 引入變量卡諾圖化簡(jiǎn)邏輯函數(shù)
　1.7　硬件描述語(yǔ)言VHDL基礎(chǔ)
1.7.11 VHDL概述
1.7.2 VHDL語(yǔ)言基本結(jié)構(gòu)
1.7.3 VHDL語(yǔ)言規(guī)則
1.7.4 MAX+plusⅡ開(kāi)發(fā)工具
本章小結(jié)
習(xí)題
第2章 門電路
2.1 概述
　2.2　半導(dǎo)體管的開(kāi)關(guān)特性
2.2.1　半導(dǎo)體二極管的開(kāi)關(guān)特性
2.2.2　半導(dǎo)體三極管的開(kāi)關(guān)特性
　2.3 簡(jiǎn)單的與、或、非門電路
2.3.1　二極管門電路
2.3.2　三極管非門
2.3.3 二極管一三極管與非、或非門
　2.4 TTL　集成門電路
2.4.1 TTL與非門電路結(jié)構(gòu)和工作原理
2.4.2 TTL與非門的外部特性及參數(shù)
2.4.3 其他類型的TTL門電路
2.4.4 TTL門電路的改進(jìn)系列
2.4.5 TTL門電路的使用
2.5　發(fā)射極耦合邏輯門
2.5.1　ECL門電路的基本單元
2.5.2 ECL電路的結(jié)構(gòu)和工作原理
2.5.3　ECL電路的主要特點(diǎn)
2.6 集成注入邏輯（IlL或I2L）
2.6.1 I2L電路結(jié)構(gòu)與工作原理
2.6.2 I2L門電路的主要特點(diǎn)
2.7　金屬-氧化物一半導(dǎo)體邏輯
2.7.1　CMOS反相器
2.7.2　CMOS反相器的外部特性和參數(shù)
2.7.3 其他類型的CMOS門電路
2.7.4　NMOS邏輯門
2.7.5 MOS門電路的正確使用
2.8 門電路產(chǎn)品簡(jiǎn)介與接口電路
2.8.1 門電路產(chǎn)品簡(jiǎn)介
2.8.2 各門電路間的接口電路
2.9 用VHDL實(shí)現(xiàn)基本邏輯門電路的描述
本章小結(jié)
習(xí)題
第3章 組合邏輯電路
3.1 概述
3.2 組合邏輯電路的分析方法和設(shè)計(jì)方法
3.2.1　組合電路的分析
3.2.2　組合電路的設(shè)計(jì)
3.3　編碼器和譯碼器
3 3.1 編碼器
3.3.2 譯碼器
3.4　數(shù)據(jù)選擇器和分配器
3.4.1　數(shù)據(jù)選擇器
3.4.2　數(shù)據(jù)分配器
3.5　數(shù)碼奇偶發(fā)生/校驗(yàn)器
3.6　算術(shù)運(yùn)算電路
3.7　數(shù)值比較器
3.8　組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)
3.8.1 競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象及產(chǎn)生原因
3.8.2 冒險(xiǎn)現(xiàn)象的判別方法
3.8.3 消除冒險(xiǎn)現(xiàn)象的方法
3.9 用VHDL實(shí)現(xiàn)組合邏輯電路的描述
本章小結(jié)
習(xí)題
第4章　觸發(fā)器
第5章　時(shí)序邏輯電路
第6章　脈沖波形的產(chǎn)生和整形
第7章　存儲(chǔ)器和可編程邏輯器件
第8章　數(shù)/模和模/數(shù)轉(zhuǎn)換
第9章　數(shù)字系統(tǒng)典型應(yīng)用
參考文獻(xiàn)