Xilinx可編程邏輯器件的應(yīng)用與設(shè)計(jì)

叢書序
前言
第1章 XC4000系列FPGA
　1.1 XCA000系列FPGA的基本結(jié)構(gòu)
　　1.1.1 可配置邏輯塊
　　1.1.2 用戶可編程輸入/輸出模塊
　　1.1.3 內(nèi)部可編程連線資源
　1.2 XCA000系列FPGA的配置
　　1.2.1 主串模式
　　1.2.2 從串模式
　　1.2.3 主并模式
　　1.2.4 從并模式
第2章 Spartan系列FPGA
　2.1 Spartan與Spartan-XL系列FPGA
　　2.1.1 可配置邏輯功能塊
　　2.1.2 輸入/輸出單元
　　2.1.3 快速進(jìn)位邏輯
　　2.1.4 Spartan與Spartan-XL系列器件的配置
　2.2 Spartan-Ⅱ系列FPGA
　　2.2.1 Spartan-Ⅱ系列FPGA的技術(shù)性能
　　2.2.2 Spartan-Ⅱ系列FPGA的內(nèi)部結(jié)構(gòu)
　2.3 Spaaan-3系列FPGA
　　2.3.1 Spartan-3系列FPGA的技術(shù)性能
　　2.3.2 Spartan-3系列FPGA的內(nèi)部結(jié)構(gòu)
　　2.3.3 Spartan-3系列FPGA的塊狀RAM和時(shí)鐘管理模塊
　　2.3.4 Spartan-3器件的配置
第3章 Virtex系列FPGA
　3.1 Virtex系列FPGA簡(jiǎn)介
　3.2 Virtex系列FPGA的內(nèi)部結(jié)構(gòu)
　　3.2.1 輸A/輸出單元
　　3.2.2 可配置邏輯單元
　　3.2.3 可編程布線矩陣
　3.3 Virtex-Ⅱ系列器件
　　3.3.1 Virtex-Ⅱ系列FPGA的結(jié)構(gòu)框圖
　　3.3.2 可編程的I/O塊
　　3.3.3 可配置邏輯單元
　　3.3.4 可選擇的塊狀RAM
　　3.3.5 Rocket I/O
　　3.3.6 數(shù)字時(shí)鐘管理器
　3.4 Virtex-Ⅱ Pro FPGA
　　3.4.1 Virtex-Ⅱ Pro系列FPGA的結(jié)構(gòu)框圖
　　3.4.2 Rocket I/O模塊
　　3.4.3 可編程I/O
　　3.4.4 FPGA開發(fā)系統(tǒng)的電源設(shè)計(jì)
第4章 CPLD產(chǎn)品介紹
　4.1 XC9500系列CPLD
　　4.1.1 XC9500系列CPLD的結(jié)構(gòu)框圖
　　4.1.2 XC9500系列CPLD的基本單元
　　4.1.3 XC9500系列CPLD的時(shí)序模型
　4.2 CoolRunner XPLA3系列CPLD
　　4.2.1 CoolRunner XPLA3系列CPLD的結(jié)構(gòu)框圖
　　4.2.2 CoolRunner XPLA3系列CPLD的基本單元
　　4.2.3 CoolRunner XPLA3系列CPLD的時(shí)序模型
　4.3 CoolRunner-Ⅱ系列CPLD
　　4.3.1 CoolRunner-Ⅱ系列CPLD的結(jié)構(gòu)框圖
　　4.3.2 CoolRunner-Ⅱ系列CPLD的基本單元
　4.4 Xilinx CPLD的命名
第5章 用Slice資源實(shí)現(xiàn)移位寄存器
　5.1 基于查找表資源的移位寄存器原理
　5.2 基于查找表資源的移位寄存器實(shí)現(xiàn)
　　5.2.1 移位寄存器的硬件原語及典型應(yīng)用
　　5.2.2 利用片內(nèi)觸發(fā)器提高移位寄存器的同步性能
　　5.2.3 利用級(jí)聯(lián)查找表資源實(shí)現(xiàn)長(zhǎng)移位寄存器
　　5.2.4 利用CLB內(nèi)的數(shù)據(jù)選擇器資源實(shí)現(xiàn)移位寄存器
　5.3 充分利用SRL16E結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)
　　5.3.1 傳統(tǒng)的nR濾波器的實(shí)現(xiàn)方法
　　5.3.2 Xilinx公司資料中推薦的實(shí)現(xiàn)方法
　　5.3.3 兩種實(shí)現(xiàn)方法的比較
第6章 XiinX公司FPGA的綜合實(shí)現(xiàn)技巧
第7章 提高系統(tǒng)的工作頻率
第8章 塊狀RAM的原理
第9章 塊狀RAM的高級(jí)應(yīng)用技巧
參考文獻(xiàn)