ISE應(yīng)用與開發(fā)技術(shù)

叢書序
前言
第1章 ISE開發(fā)工具簡(jiǎn)介
1.1 FPGA／CPLD的歷史
1.2 FPGA／CPLD的基本原理
1.2.1基于查找表的FPGA原理
1.2.2基于乘積項(xiàng)的CPLD原理
1.3 FPGA／CPLD的特點(diǎn)
1.4 FPGA／CPLD的設(shè)計(jì)流程
1.5 ISE 7.li的新增特點(diǎn)
1.6 ISE 7.li的安裝
1.7 ISE 7.li的集成工具及基本功能
1.8 專有名詞解釋
第2章 ISE的工程管理器Project Navigator
2.1 Project Navigator概述
2.2 使用Project Navigator創(chuàng)建工程
第3章 第三方仿真工具M(jìn)odelSim
3.1 ModelSim概述
3.2 安裝ModelSim
3.3 關(guān)聯(lián)ISE與ModelSim
3.4 編譯ModelSim中的Xilinx仿真庫(kù)
3.4.1 使用ISE集成開發(fā)環(huán)境進(jìn)行編譯
3.4.2 使用compxlib命令在DOS
命令行下進(jìn)行編譯
3.5 在ISE中啟動(dòng)ModelSim進(jìn)行仿真
第4章 設(shè)計(jì)輸入工具
4.1 HDL輸入工具HDL Editor
4.1.1 源代碼輸入模板Language Templates
4.1.2 設(shè)計(jì)實(shí)例
4.2 測(cè)試激勵(lì)生成器HDL Bencher
4.2.1 使用模板編寫測(cè)試激勵(lì)
4.2.2 使用HDL Bencher生成測(cè)試激勵(lì)
4.3 狀態(tài)機(jī)輸人工具StateCAD
4.3.1 StateCAD概述
4.3.2 StateCAD的界面
4.3.3 StateCAD的工具欄
4.3.4 設(shè)計(jì)實(shí)例
4.4 原理圖輸入工具ECS
4.4.1 ECS概述
4.4.2 ECS的界面
4.4.3 設(shè)計(jì)實(shí)例
4.5 IP核生成工具(Core Generator)
4.5.1 IP核的概念
4.5.2 CORE Generator的界面
4.5.3 設(shè)計(jì)實(shí)例
4.6 設(shè)計(jì)結(jié)構(gòu)向?qū)rchitecture Wizard
4.6.1 Architecture Wizard概述
4.6.2 設(shè)計(jì)實(shí)例
第5章 綜合工具XST
5.1 XST概述
5.2 XST綜合屬性設(shè)置
5.2.1 綜合參數(shù)設(shè)置
5.2.2 HDL源代碼參數(shù)設(shè)置
5.2.3 Xilinx專用參數(shù)設(shè)置
5.3 使用XST進(jìn)行綜合
第6章 約束設(shè)計(jì)工具
6.1 約束編輯器(Constrains Editor)
6.1.1 Constraints Edi~r的界面
6.1.2 添加全局約束
6.1.3 添加端口約束
6.1.4 添加分組約束和時(shí)序約束
6.1.5 添加專用約束
6.2 引腳與區(qū)域約束編輯器(PACE)
6.2.1 PACE的界面
6.2.2 添加I／O引腳約束
6.2.3 添加區(qū)域約束
第7章 輔助設(shè)計(jì)工具
7.1 時(shí)序分析器(Timing Analyzer)
7.1.1 時(shí)序分析器的界面
7.1.2 使用時(shí)序分析器進(jìn)行時(shí)序分析
7.2 布局規(guī)劃器(Floor Planner)
7.3 FPGA底層編輯器(FPGA Editor)
7.4 功耗仿真器XPower
7.4.1 XPower的界面
7.4.2 使用XPower分析功耗
第8章下載配置工具iMPACT
8.1 iMPACT概述
8.2 iMPACT的界面
8.3 用iMPACT下載配置文件
8.3.1 生成PROM文件
8.3.2 下載配置文件
第9章 使用SPI控制ADC芯片
9.1 任務(wù)概述
9.1.1 SPI簡(jiǎn)介
9.1.2 ADSl256簡(jiǎn)介
9.1.3 學(xué)習(xí)芯片的技術(shù)數(shù)據(jù)文檔
9.1.4 數(shù)模混合電路的設(shè)計(jì)要點(diǎn)
9.2 頂層程序模塊的設(shè)計(jì)
9.3 時(shí)鐘模塊的設(shè)計(jì)
9.4 延遲模塊的設(shè)計(jì)
9.5 初始化模塊的設(shè)計(jì)
9.6 A／D轉(zhuǎn)換控制模塊的設(shè)計(jì)
9.6.1 切換模擬輸入通道模塊的設(shè)計(jì)
9.6.2 發(fā)送控制字模塊的設(shè)計(jì)
9.6.3 讀數(shù)據(jù)模塊的設(shè)計(jì)
9.7 使用ModelSim進(jìn)行行為級(jí)仿真
9.8 綜合與實(shí)現(xiàn)
9.8.1 使用XST進(jìn)行綜合
9.8.2 使用PACE添加L／O引腳約束
9.8.3 分析實(shí)現(xiàn)結(jié)果
9.9 使用ModelSim進(jìn)行布局布線后仿真
9.10 使用iMPACT配置器件
第10章 使用FPGA和MCP2515實(shí)現(xiàn)CAN總線接口
10.1 任務(wù)概述
10.1.1 CAN總線簡(jiǎn)介
10.1.2 MCP2515簡(jiǎn)介
10.1.3 學(xué)習(xí)芯片的技術(shù)數(shù)據(jù)文檔
10.2 頂層程序模塊的設(shè)計(jì)
10.3 時(shí)鐘模塊的設(shè)計(jì)
10.4 延時(shí)模塊的設(shè)計(jì)
10.5 初始化模塊的設(shè)計(jì)
10.6 數(shù)據(jù)緩沖模塊的設(shè)計(jì)
10.7 控制模塊的設(shè)計(jì)
10.7.1 寫發(fā)送緩沖器標(biāo)志符位模塊的設(shè)計(jì)
10.7.2 寫發(fā)送緩沖器數(shù)據(jù)位模塊的設(shè)計(jì)
10.7.3 請(qǐng)求發(fā)送模塊的設(shè)計(jì)
10.8 使用ModelSim進(jìn)行行為級(jí)仿真
參考文獻(xiàn)