數(shù)字電子技術(shù)基礎(chǔ)

第1章 數(shù)字電子技術(shù)基礎(chǔ)
1.1 常用進(jìn)位計(jì)數(shù)制
1.2 進(jìn)位計(jì)數(shù)制的相互轉(zhuǎn)換
1.3 碼制及常用的計(jì)算機(jī)編碼
1.4 邏輯代數(shù)基礎(chǔ)
1.5 邏輯函數(shù)的化簡(jiǎn)第2章 組合邏輯電路
2.1 組合邏輯電路的分析
2.2 組合邏輯電路設(shè)計(jì)方法
2.3 常用的組合邏輯器件及其應(yīng)用第3章 時(shí)序邏輯電路
3.1 觸發(fā)器
3.2 鎖存器、寄存器和移位寄存器
3.3 計(jì)數(shù)器
3.4 同步時(shí)序邏輯電路
3.5 異步時(shí)序邏輯電路第4章 數(shù)字系統(tǒng)的設(shè)計(jì)
4.1 數(shù)字系統(tǒng)與數(shù)字電路
4.2 數(shù)字系統(tǒng)的設(shè)計(jì)方法
4.3 數(shù)字系統(tǒng)的設(shè)計(jì)實(shí)例第5章 門(mén)電路與數(shù)字電路的制作
5.1 基本邏輯門(mén)電器
5.2 集成門(mén)電路的接口
5.3 門(mén)電路使用注意事項(xiàng)
5.4 數(shù)字電路的制作第6章 大規(guī)模可編程集成電路的應(yīng)用
6.1 只讀存儲(chǔ)器（ROM）
6.2 可編程陣列邏輯（PAL）
6.3 通用陣列邏輯（GAL）第7章 ISP技術(shù)及應(yīng)用
7.1 ISP技術(shù)簡(jiǎn)介
7.2 ISP器件
7.3 在系統(tǒng)可編程邏輯器件（ispLSI）
7.4 在系統(tǒng)可編程數(shù)字開(kāi)關(guān)（ispGDS）第8章 VHDL語(yǔ)言基礎(chǔ)
8.1 VHDL語(yǔ)言簡(jiǎn)介
8.2 VHDL語(yǔ)言程序的基本結(jié)構(gòu)
8.3 VHDL語(yǔ)言中的對(duì)象、數(shù)據(jù)類(lèi)型和運(yùn)算符
8.4 VHDL語(yǔ)言的主要硬件描述語(yǔ)言
8.5 VHDL語(yǔ)言的基本邏輯電路設(shè)計(jì)附錄 實(shí)驗(yàn)
A.1 TTL集成與非門(mén)的參數(shù)測(cè)試
A.2 組合電路的設(shè)計(jì)與分析
A.3 多路選擇器及其應(yīng)用
A.4 通用譯碼器擴(kuò)展
A.5 同步計(jì)數(shù)器的設(shè)計(jì)
A.6 模數(shù)轉(zhuǎn)換器的基本測(cè)試
A.7 數(shù)字秒表的設(shè)計(jì)
A.8 智力競(jìng)賽搶答器
A.9 交通燈控制系統(tǒng)
A.10 電梯控制系統(tǒng)
A.11 地鐵站售票要
A.12 電子鎖參考答案