計(jì)算機(jī)組成原理

第1章緒論1
1.1計(jì)算機(jī)的基本特性1
1.1.1二進(jìn)制數(shù)據(jù)2
1.1.2存儲(chǔ)程序2
1.1.3邏輯運(yùn)算2
1.1.4高速電子開(kāi)關(guān)電路2
1.1.5數(shù)字編碼技術(shù)2
1.2計(jì)算機(jī)的基本組成3
1.2.1基本組成原理3
1.2.2CPU、主機(jī)與輸入輸出設(shè)備5
1.2.3存儲(chǔ)器6
1.2.4總線(xiàn)6
1.3計(jì)算機(jī)系統(tǒng)7
1.3.1計(jì)算機(jī)系統(tǒng)組成7
1.3.2計(jì)算機(jī)層次結(jié)構(gòu)8
習(xí)題8
第2章數(shù)據(jù)表示10
2.1計(jì)數(shù)制10
2.1.1十進(jìn)制計(jì)數(shù)制10
2.1.2二進(jìn)制計(jì)數(shù)制11
2.1.3R進(jìn)制計(jì)數(shù)制11
2.1.4在計(jì)算機(jī)中為什么采用二進(jìn)制數(shù)12
2.2不同數(shù)制間數(shù)據(jù)的轉(zhuǎn)換12
2.2.1十進(jìn)制整數(shù)轉(zhuǎn)換為二進(jìn)制整數(shù)12
2.2.2十進(jìn)制小數(shù)轉(zhuǎn)換為二進(jìn)制小數(shù)13
2.2.3二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)14
2.2.4任意兩種進(jìn)制數(shù)間的轉(zhuǎn)換15
2.3十進(jìn)制數(shù)據(jù)編碼16
2.3.1有權(quán)碼方案16
2.3.2無(wú)權(quán)碼方案18
2.4字符編碼18
2.4.1ASCII字符編碼19
2.4.2EBCDIC碼20
2.4.3字符串20
2.5漢字編碼21
2.5.1漢字輸入碼21
2.5.2區(qū)位碼、國(guó)標(biāo)碼與內(nèi)碼21
2.5.3漢字輸出碼22
2.6機(jī)器數(shù)及其編碼22
2.6.1定點(diǎn)小數(shù)編碼23
2.6.2定點(diǎn)整數(shù)編碼27
2.6.3浮點(diǎn)數(shù)編碼29
2.7數(shù)據(jù)校驗(yàn)碼31
2.7.1奇偶校驗(yàn)碼32
2.7.2海明校驗(yàn)碼33
2.7.3循環(huán)冗余校驗(yàn)碼35
習(xí)題37
第3章運(yùn)算方法與運(yùn)算器39
3.1定點(diǎn)加減法運(yùn)算39
3.1.1補(bǔ)碼加減法運(yùn)算40
3.1.2溢出的產(chǎn)生及判別41
3.1.3全加器與加法裝置42
3.2定點(diǎn)乘法運(yùn)算47
3.2.1一位原碼乘法47
3.2.2兩位原碼乘法49
3.3定點(diǎn)除法運(yùn)算52
3.3.1原碼恢復(fù)余數(shù)除法52
3.3.2加減交替法除法55
3.4邏輯運(yùn)算57
3.4.1邏輯乘法58
3.4.2邏輯加法58
3.4.3求反操作58
3.4.4異或運(yùn)算59
3.5位片結(jié)構(gòu)定點(diǎn)運(yùn)算器59
3.5.1位片運(yùn)算器電路Am 290160
3.5.2先行進(jìn)位電路Am 290263
3.5.3多片Am 2901組成的位片結(jié)構(gòu)運(yùn)算器64
3.6浮點(diǎn)加減法運(yùn)算66
3.6.1運(yùn)算規(guī)則及算法66
3.6.2浮點(diǎn)加減法運(yùn)算流程68
3.6.3浮點(diǎn)加減法裝置及流水線(xiàn)結(jié)構(gòu)運(yùn)算器69
3.7浮點(diǎn)乘除法運(yùn)算71
3.7.1浮點(diǎn)乘法71
3.7.2浮點(diǎn)除法72
習(xí)題74
第4章指令系統(tǒng)77
4.1指令格式77
4.1.1指令字78
4.1.2指令操作碼及其擴(kuò)展技術(shù)80
4.1.3地址碼與數(shù)據(jù)字長(zhǎng)81
4.2尋址方式82
4.2.1存儲(chǔ)器尋址方式82
4.2.2寄存器尋址方式85
4.2.3立即數(shù)尋址方式87
4.2.4堆棧尋址方式87
4.3指令類(lèi)型89
4.3.1按操作數(shù)據(jù)類(lèi)型分類(lèi)89
4.3.2按指令功能分類(lèi)90
4.4小型機(jī)指令系統(tǒng)舉例91
4.4.1PDP11計(jì)算機(jī)簡(jiǎn)介91
4.4.2單操作數(shù)指令92
4.4.3雙操作數(shù)指令94
4.5大型機(jī)指令系統(tǒng)舉例95
4.5.1IBM 360/370計(jì)算機(jī)簡(jiǎn)介95
4.5.2指令格式96
4.5.3指令舉例98
4.6微型機(jī)指令系統(tǒng)舉例99
4.6.1IBM PC計(jì)算機(jī)簡(jiǎn)介99
4.6.2Intel 8086 指令格式100
4.6.3Intel 8086 指令的尋址方式102
4.6.48086 指令系統(tǒng)104
4.7機(jī)器語(yǔ)言與匯編語(yǔ)言105
4.7.1Intel 8086 匯編標(biāo)記與運(yùn)算符105
4.7.2匯編語(yǔ)句106
4.8精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)107
4.8.1MIPS指令格式108
4.8.2MIPS指令分類(lèi)109
習(xí)題111
第5章存儲(chǔ)系統(tǒng)113
5.1存儲(chǔ)器的基本特性113
5.1.1主存儲(chǔ)器的特性113
5.1.2輔助存儲(chǔ)器的特性114
5.1.3主存儲(chǔ)器的主要技術(shù)指標(biāo)114
5.2半導(dǎo)體存儲(chǔ)器的基本記憶單元115
5.2.1隨機(jī)存儲(chǔ)器的記憶單元115
5.2.2只讀存儲(chǔ)器的記憶單元117
5.2.3閃速存儲(chǔ)器119
5.3主存儲(chǔ)器的組成和工作原理119
5.3.1主存儲(chǔ)器概述119
5.3.2RAM集成電路120
5.3.3半導(dǎo)體存儲(chǔ)器的組成121
5.3.4存儲(chǔ)器控制124
5.3.5存儲(chǔ)器讀寫(xiě)時(shí)序126
5.4高速存儲(chǔ)器127
5.4.1新型RAM芯片技術(shù)128
5.4.2并行存儲(chǔ)結(jié)構(gòu)128
5.4.3高速緩沖存儲(chǔ)器及分級(jí)存儲(chǔ)體系129
5.5高速緩沖存儲(chǔ)器131
5.5.1高速緩沖存儲(chǔ)器(Cache)工作原理131
5.5.2高速緩沖存儲(chǔ)器組織132
5.6虛擬存儲(chǔ)器136
5.6.1基本原理136
5.6.2頁(yè)式虛擬存儲(chǔ)器137
5.6.3段式虛擬存儲(chǔ)器138
5.6.4段頁(yè)式虛擬存儲(chǔ)器140
5.7存儲(chǔ)保護(hù)140
5.7.1存儲(chǔ)區(qū)保護(hù)140
5.7.2訪(fǎng)問(wèn)方式保護(hù)142
習(xí)題142
第6章控制器144
6.1指令執(zhí)行過(guò)程144
6.2控制器的功能和組成145
6.2.1控制器的功能145
6.2.2控制器的基本組成147
6.3處理器總線(xiàn)及數(shù)據(jù)通路151
6.3.1ALU 為中心的數(shù)據(jù)通路152
6.3.2單內(nèi)總線(xiàn)CPU結(jié)構(gòu)152
6.4組合邏輯控制器154
6.4.1組合邏輯控制器的特征154
6.4.2組合邏輯控制器設(shè)計(jì)原理154
6.4.3可編程序邏輯陣列控制器159
6.5微程序控制器160
6.5.1微程序設(shè)計(jì)的基本原理160
6.5.2微指令方案162
6.5.3微程序設(shè)計(jì)的基本問(wèn)題164
6.6微程序的順序控制165
6.6.1后繼微地址的增量方式166
6.6.2后繼微地址的斷定方式167
6.6.3順序控制部件——Am 2910168
6.7微程序設(shè)計(jì)舉例171
6.7.1指令流程圖171
6.7.2微程序控制器邏輯圖172
6.7.3微程序編碼172
6.8指令流水線(xiàn)結(jié)構(gòu)174
習(xí)題175
第7章外圍設(shè)備177
7.1外圍設(shè)備的種類(lèi)和特性177
7.1.1外圍設(shè)備的分類(lèi)177
7.1.2外圍設(shè)備工作的特性179
7.2常用輸入設(shè)備180
7.2.1鍵盤(pán)180
7.2.2鼠標(biāo)181
7.2.3掃描儀182
7.3顯示設(shè)備183
7.3.1顯示設(shè)備的分類(lèi)和基本概念183
7.3.2字符顯示器185
7.4打印裝置188
7.4.1點(diǎn)陣式打印機(jī)188
7.4.2激光打印機(jī)189
7.4.3噴墨打印機(jī)190
7.4.4漢字的顯示與打印191
7.5外存儲(chǔ)器192
7.5.1存儲(chǔ)原理和記錄方式192
7.5.2磁盤(pán)存儲(chǔ)器197
7.5.3軟磁盤(pán)存儲(chǔ)器202
7.5.4磁帶存儲(chǔ)器207
7.5.5磁盤(pán)陣列210
7.6通信設(shè)備211
7.6.1調(diào)制解調(diào)器211
7.6.2模/數(shù)與數(shù)/模轉(zhuǎn)換裝置212
習(xí)題214
第8章輸入輸出系統(tǒng)與控制215
8.1總線(xiàn)結(jié)構(gòu)215
8.1.1系統(tǒng)總線(xiàn)215
8.1.2總線(xiàn)控制方式217
8.1.3總線(xiàn)通信方式219
8.1.4常用微機(jī)總線(xiàn)220
8.2基本I/O接口組成和工作原理227
8.2.1設(shè)備選擇電路228
8.2.2數(shù)據(jù)緩沖寄存器229
8.2.3設(shè)備工作狀態(tài)229
8.2.4傳輸中斷的請(qǐng)求與屏蔽229
8.3輸入輸出控制方式230
8.3.1程序查詢(xún)方式231
8.3.2程序中斷方式232
8.3.3直接存儲(chǔ)器訪(fǎng)問(wèn)方式232
8.3.4輸入輸出處理機(jī)方式234
8.4中斷系統(tǒng)235
8.4.1為什么要設(shè)置中斷235
8.4.2CPU響應(yīng)中斷的條件237
8.4.3中斷周期239
8.4.4優(yōu)先排隊(duì)器及編碼電路239
8.4.5中斷處理過(guò)程242
8.4.6中斷級(jí)及中斷嵌套243
8.5DMA控制方式245
8.5.1DMA基本概念245
8.5.2DMA的工作方式246
8.5.3DMA控制器的組成247
8.5.4DMA數(shù)據(jù)傳送過(guò)程247
8.5.5通用DMA接口Intel 8257248
8.6通用并行接口252
8.6.1分類(lèi)252
8.6.2基本的并行接口電路253
8.6.3可編程序并行接口255
8.7串行通信與通用串行接口259
8.7.1串行通信方式260
8.7.2可編程序串行接口261
習(xí)題267
第9章計(jì)算機(jī)發(fā)展過(guò)程與展望269
9.1計(jì)算機(jī)發(fā)展的五個(gè)階段269
9.2中國(guó)計(jì)算機(jī)事業(yè)發(fā)展過(guò)程271
9.3并行處理技術(shù)進(jìn)展272
9.3.1超標(biāo)量處理機(jī)272
9.3.2超流水線(xiàn)處理機(jī)273
9.3.3大規(guī)模并行處理系統(tǒng)MPP276
9.4智能計(jì)算機(jī)進(jìn)展276
9.4.1數(shù)據(jù)流計(jì)算機(jī)276
9.4.2數(shù)據(jù)庫(kù)機(jī)與知識(shí)庫(kù)機(jī)277
9.5分布式計(jì)算機(jī)系統(tǒng)與機(jī)群系統(tǒng)278
9.5.1分布式計(jì)算機(jī)系統(tǒng)278
9.5.2計(jì)算機(jī)支持的協(xié)同工作278
9.5.3機(jī)群系統(tǒng)(Cluster)278
9.6計(jì)算機(jī)網(wǎng)絡(luò)279
9.7多媒體計(jì)算機(jī)279參考文獻(xiàn)281