Protel DXP電路圖及電路板設(shè)計實用教程

第1章  ProtelDXP簡介
  1.1 ProtelDXP的系統(tǒng)要求
  1.2  ProtelDXP的安裝
  1.3  ProtelDXP的卸載
  1.4  電路設(shè)計的概念
  小結(jié)
  習題
第2章  ProtelDXP設(shè)計管理器
  2.1 ProtelDXP的設(shè)計管理器
  2.1.1  ProtelDXP的主工作面板
  2.1.2  主菜單和主工具欄
  2.2  進入原理圖設(shè)計系統(tǒng)
  2.2.1  設(shè)計項目的建立
  2.2.2  設(shè)計文檔的建立和保存
  2.2.3  設(shè)計項目的打開和保存
  2.3  原理圖環(huán)境設(shè)置
  2.3.1  圖紙大小的設(shè)置
  2.3.2  圖紙方向、顏色、標題欄和邊框的設(shè)置
  2.3.3  格點和光標的設(shè)置
  2.3.4  圖紙屬性設(shè)置對話框的其他設(shè)置
  2.4  ProtelDXP系統(tǒng)參數(shù)設(shè)置
  2.4.1  Schematic選項卡設(shè)置
  2.4.2  GraphicalEditing選項卡的設(shè)置
  2.4.3 DefaultPrimitives選項卡的設(shè)置
  2.5  自定義菜單和工具欄
  2.5.1  重置現(xiàn)存的菜單和工具欄
  2.5.2  添加命令到菜單和工具欄
  2.5.3  刪除命令
  2.5.4  創(chuàng)建一個新的下拉菜單
  2.5.5.創(chuàng)建一個新的空工具欄
  2.5.6  創(chuàng)建一個新的命令
  2.5.7  恢復(fù)默認的菜單和工具欄
  小結(jié)
  習題
第3章  電路原理圖設(shè)計快速入門
  3.1  電路原理圖設(shè)計流程
  3.2  電路原理圖的設(shè)計方法和步驟
  3.2.1  創(chuàng)建一個新項目
  3.2.2  創(chuàng)建一張新的原理圖圖紙
  3.2.3  查找元件
  3.2.4  添加或刪除元件庫
  3.2.5  在原理圖中放置元件
  3.2.6.設(shè)置元件屬性
  3.2.7  放置電源和接地符號
  3.2.8  繪制原理圖
  3.3  設(shè)置項目選項
  3.4  編譯項目
  小結(jié)
  習題
第4章  原理圖編輯
  4.1  元件庫的管理
  4.1.1  打開元件庫管理器
  4.1.2  添加元件庫
  4.1.3  元件庫管理器面板
  4.1.4  刪除元件庫
  4，1.5  搜索元件
  4.1.6  利用元件庫管理器放置元件
  4.2  電路圖繪制工具的使用
  4.2.1  繪制導線
  4.2.2  繪制總線
  4.2.3  繪制總線分支
  4.2.4  網(wǎng)絡(luò)與網(wǎng)絡(luò)名稱
  4.2.5  放置電源和接地符號
  4.2.6  放置元件
  4.2.7  制作電路的I／O口
  4.2.8  放置電路節(jié)點
  4.2.9  放置忽略ERC測試點
  4.2.10  放置PCB布線指示
  4.3  原理圖編輯
  4.3.1  元件的選取
  4.3.2  元件的移動
  4.2.3  元件的剪貼
  4.3.4  元件的排列和對齊
  4.3.5  陣列式粘貼
  4.3.6  撤銷和恢復(fù)命令
  4.4  多個對象的選擇和編輯
  4.4.1  Navigator面板
  4.4.2  FindSimilarObjects對話框
  4.4.3  選中多個對象
  4.4.4  多個對象的編輯舉例
  4.5  版本控制系統(tǒng)
  小結(jié)
  習題
第5章  PCB電路設(shè)計
  5.1  PCB電路板的基本概念
  5.1.1  PCB電路板的概念
  5.1.2  多層板概念
  5，1.3  導孔
  5.1.4  銅膜導線
  5.1.5  焊盤
  5，1.6  元件的封裝
  5.2  PCB電路板的設(shè)計流程
  5，3  建立SCH文檔
  5.4  新建PCB設(shè)計文檔
  5.5  PCB電路板編輯環(huán)境
  5.6  PCB圖紙基本設(shè)置和元件放置.
  5.6.1  定義布線板層和非電層
  5.6.2  使用環(huán)境設(shè)置和格點設(shè)置
  5.6.3  元件庫的加載和元件放置
  5.6.4  元件封裝的修改
  5.7  生成網(wǎng)表和更新PCB板
  5.7.1  網(wǎng)表的生成
  5.7.2  Protel的網(wǎng)表格式
  5.7.3更新PCB板
  5.8  元件布局
  5.8.1  元件自動布局
  5.8.2元件手動布局
  5.9布線規(guī)則設(shè)置
  5.10  自動布線和手動布線
  5.10.1  自動布線
  5.10.2  手動布線
  5.11  PCB與原理圖的相互更新
  5.11.1  由SCH原理圖更新PCB
  5.11.2  由PCB更新原理圖
  5.12  PCB驗證和錯誤檢查
  5.12：1  設(shè)計規(guī)則檢查DRC
  5.12.2  生成檢查報告
  小結(jié)
  習題
第6章  布線規(guī)則設(shè)置
  6.1  設(shè)計規(guī)則設(shè)置
  6.2  電氣設(shè)計規(guī)則
  6.3  布線設(shè)計規(guī)則
  6.4  表面粘著元件布線規(guī)則
  6.5  阻焊層設(shè)計·規(guī)則
  6.6  內(nèi)層設(shè)計規(guī)則
  6.7  測試點設(shè)計規(guī)則
  6.8  電路板制板規(guī)則
  6，9  高頻電路設(shè)計規(guī)則
  6.10  元件布置規(guī)則
  小結(jié)
  習題
第7章  PCB的高級編輯技巧
  7.1  放置坐標指示
  7.2  距離標注
  7.3  鋪銅
  7，4  補淚滴
  7.5  包地
  7.6  放置文字
  7.7  放置導孔
  7.8  放置焊盤
  7.9  放置填充。
  7.10  多層板的設(shè)計
  7.11  印刷電路板工藝設(shè)計
  7.11.1  PCB布線工藝設(shè)計的一般原則和抗干擾措施
  7.11.2  制板的工藝流程和基本概念
  小結(jié)
  習題
第8章  報表文件的生成
  8.1  生成電路板信息報表
  8.2  生成元件清單報表
  8.3  生成元件交叉引用報表
  8.4  生成底片文件
  8.5  生成網(wǎng)表狀態(tài)報表文件
  8.6  生成元件自動放置文件
  8.7  其他輸出
  8.8  報表文件的打印輸出
  小結(jié)
  習題
第9章  創(chuàng)建元件
  9.1  原理圖元件庫編輯器
  9.1.1  啟動原理圖元件庫編輯器
  9.1.2  原理圖元件庫編輯器工具欄設(shè)置
  9，2  創(chuàng)建新的原理圖庫文件
  9.3  創(chuàng)建新的原理圖元件
  9.3.1  設(shè)置原理圖庫文件編輯器
  9.3.2  繪制元件
  9.4  創(chuàng)建元件的P哪封裝
  9.4.1  啟動元件封裝編輯器
  9.4.2  手工創(chuàng)建新的元件封裝
  9.4.3  利用向?qū)?chuàng)建元件封裝
  9.4.4  利用向?qū)?chuàng)建元件封裝的技巧
  9.5  設(shè)置原理圖元件屬性
  9.6  創(chuàng)建集成庫
  小結(jié)
  習題
第10章  層次電路圖的設(shè)計
  10.1  層次圖設(shè)計的概念
  10.2  層次電路圖設(shè)計常用工具
  10.2.1  放置電路方塊圖工具
  10.2.2  放置電路進出點工具
  10.2.3  放置端口工具
  10.3  層次電路圖的設(shè)計方法
  10.3.1  自上而下的層次圖設(shè)計方法
  10.3.2  自下而上的層次圖設(shè)計方法
  10.4  層次電路圖的管理
  10.5  多通道設(shè)計
  10.5.1  多通道電路的設(shè)計
  10.5.2  各通道之間的切換
  小結(jié)
  習題
第11章  FPGA的程序化設(shè)計
  11.1  FPGA設(shè)計初步
  11.2  對VHDL和原理圖的混和設(shè)計與仿真
  11.2，1  建立FPGA項目的編輯
  11.2.2  編輯VHDL和原理圖混合FPGA項目
  11.2.3  FPGA項目的設(shè)置
  11.2.4設(shè)計的編譯
  11.2.5  設(shè)計的仿真
  11.3  FPGA屬性設(shè)置
  11.3.1  屬性的設(shè)置
  11.3.2  一般屬性
  11.3.3  高級屬性
  11.3.4  器件專用屬性
  11.4  Prote!DXP和AlteraFPGA接口
  11.4.1  AlteraFPGA的庫
  11.4.2  AlteraFPGA的屬性設(shè)置
  11.4.3  為AlteraFPGA導人EDIF
  11.5  ProtelDXP和XilinxFPGA接口
  11.5.1  XilinxFPGA的庫
  11.5.2  XilinxFPGA的屬性設(shè)置
  11.5.3  為XilinxFPGA導人EDIF
  11.6  FPGA設(shè)計實例
  小結(jié)
  習題
習題參考答案