數字電路EDA入門：VHDL程序實例集

第一章 VHDL設計基礎
第一節(jié) VHDL設計入門
實例1-1 行為描述模式
實例1-2 數據流描述模式
實例1-3 結構描述模式
第二節(jié) VHDL的框架結構
實例1-4 VHDL的基本框架結構
實例1-5 VHDL的較復雜的框架結構
第二章 用VHDL設計組合電路
第一節(jié) 建立組合電路的方法
實例2-1 借助真值表設計組合電路
實例2-2 用VHDL的邏輯表達式設計組合電路
實例2-3 用VHDL的算數表達式設計組合電路
第二節(jié) 描述組合電路的VHDL程序實例
實例2-4 基本邏輯門
實例2-5 用Oc門實現(xiàn)線與功能
實例2-6 帶使能端的三態(tài)門
實例2-7 三選一數據選擇器
實例2-8 四選一數據選擇器(1)
實例2-9 四選一數據選擇器(2)
實例2-10 芯片內兩個節(jié)點相接
實例2-11 3線-8線譯碼器
實例2-12 共陰極七段數碼顯示驅動電路
實例2-13 優(yōu)先編碼器
實例2-14 比較器
實例2-15 二十進制BCD譯碼器
實例2-16 并行奇校驗電路
實例2-17 補碼生成電路
實例2-18 全減法器
實例2-19 移位器
實例2-20 只讀存儲器
實例2-21 并行奇校驗發(fā)生器
第三章 用VHDL設計時序電路
第一節(jié) 時序電路的基本要素
實例3-1 對觸發(fā)器及時鐘信號的VHDL描述(1)
實例3-2 對觸發(fā)器及時鐘信號的VHDL描述(2)
實例3-3 對觸發(fā)器及時鐘信號的VHDL描述(3)
實例3-4 對觸發(fā)器及時鐘信號的VHDL描述(4)
實例3-5 對觸發(fā)器及時鐘信號的VHDL描述(5)
實例3-6 對觸發(fā)器及時鐘信號的VHDL描述(6)
實例3-7 鎖存器
第二節(jié) 移存器
實例3-8 串人串出移存器(1)
實例3-9 串人串出移存器(2)
實例3-10 串人串出移存器(3)
實例3-11 串人串出雙向移存器
實例3-12 串人并出移存器
實例3-13 并人串出移存器
第三節(jié) 計數器
實例3-14 一熱態(tài)位編碼計數器
實例3-15 4位移存器型扭環(huán)計數器
實例3-16 七進移存器型計數器
實例3-17 二進制(M=16)計數器
實例3-18 60進計數器
實例3-19 BCD碼60進異步計數器
實例3-20 BCD碼60進同步計數器
實例3-21 用VHDL描述中小規(guī)模集成電路74LS169
實例3-22 模值可變計數器
實例3-23 指定起始狀態(tài)的計數器
第四節(jié) 狀態(tài)機應用
實例3-24 序列信號發(fā)生器
實例3-25 告警器
實例3-26 樓梯照明燈控制器
實例3-27 循環(huán)彩燈控制器
第四章 用電路圖輸入方法設計數字電路
實例4-1 TFFE觸發(fā)器
實例4-2 冒險電路
實例4-3 74169計數器的應用
實例4-4 與門陣列控制器
實例4-5 參數型宏功能與門
實例4-6 序列發(fā)生器
第五章 資源調用與特色電路
第一節(jié) 資源調用
實例5-1 不用調庫令調用自制器件
實例5-2 使用調庫. 調包令調用程序包中的自制器件
實例5-3 使用調庫. 調包令調用程序包中定義的函數
實例5-4 使用調庫. 調包命令調用軟件包中定義的子程序
實例5-5 為支持不同數據類型進行運算, 調用庫系統(tǒng)程序包
實例5-6 在結構體內定義一個子程序(過程)
實例5-7 調用Ahera公司的庫元件DFF(D觸發(fā)器)和74151b(選擇器)
第二節(jié) 特色電路
實例5-8 計數器型防抖動電路(1)
實例5-9 計數器型防抖動電路(2)
實例5-10 采樣型防抖動微分電路
實例5-11 積分分頻器
實例5-12 4x4鍵盤輸入電路
實例5-13 串行偶校驗器
第六章 數字系統(tǒng)課題
課題6-1 帶數字顯示的秒表
課題6-2 8x8發(fā)光點陣逐點掃描顯示裝置
課題6-3 彩燈閃爍裝置
課題6-4 搶答器
課題6-5 密碼鎖
課題6-6 數字頻率計
附錄
附錄1 VHDL. MAX+plusⅡ知識問答
附錄2 集成電路
附錄3 集成電路主要性能參數
附錄4 VHDL術語漢英對照
附錄5 數字電路術語漢英對照
參考文獻