VHDL數(shù)字控制系統(tǒng)設(shè)計范例

第1章 VHDL語法概要
1.1 概述
1.2 語言特性
1.3 VHDL語法規(guī)則
1.3.1 標(biāo)識符（Identifiers）
1.3.2 數(shù)據(jù)對象（Data objects）
1.3.3 數(shù)據(jù)類型（Data types）
1.3.4 運算符（Operators）
1.4 語句結(jié)構(gòu)分類
1.4.1 庫
1.4.2 實體說明
1.4.3 結(jié)構(gòu)定義
1.5 并行語句（Concurrent statements）
1.5.1 信號賦值
1.5.2 變量賦值
1.5.3 when_else（多輸入條件，單輸出語句）
1.5.4 with_select_when（單輸入條件，單輸出語句）
1.5.5 for_generate語句
1.5.6 process語句
1.5.7 block語句
1.5.8 過程調(diào)用（Procedure call）
1.5.9 元件例化（Component instantiation）
1.6 順序性語句（Sequential statements）
1.6.1 條件語句if_then_else
1.6.2 選擇語句case_when（單輸入條件，多輸出語句）
1.6.3 循環(huán)語句for_loop
1.6.4 循環(huán)語句while_loop
1.6.5 等待語句wait_until
1.6.6 function語句
1.7 程序包（package）
第2章 基本數(shù)字邏輯電路設(shè)計
2.1 簡介
2.2 數(shù)字信號傳輸控制
2.2.1 鎖存器（latch）
2.2.2 多路選擇器multiplexer
2.2.3 三態(tài)門
2.2.4 雙向輸入/輸出端口
2.2.5 內(nèi)部（緩沖）信號
2.3 組合邏輯電路設(shè)計
2.3.1 編碼轉(zhuǎn)換
2.3.2 多路選擇器
2.3.3 加法器
2.3.4 編碼器/譯碼器
2.3.5 4位乘法器
2.3.6 只讀存儲器（16×8 ROM）
2.4 時序邏輯電路設(shè)計
2.4.1 RSFF觸發(fā)器
2.4.2 DFF觸發(fā)器
2.4.3 JKFF觸發(fā)器
2.4.4 計數(shù)器
2.4.5 分頻器
2.4.6 寄存器
2.4.7 狀態(tài)機(jī)
第3章 自動售貨機(jī)
3.1 自動售貨機(jī)功能概述
3.2 自動售貨機(jī)外觀
3.3 實驗電路安排
3.4 系統(tǒng)設(shè)計說明
3.4.1 entity定義模塊
3.4.2 architecture模塊
3.4.3 產(chǎn)生退幣閃爍信號的電路模塊（return_clk）
3.4.4 投入10元硬幣的處理電路模塊（coin_10_counting）
3.4.5 投入5元硬幣的處理電路模塊（coin_5_counting）
3.4.6 飲料選擇處理電路模塊（select_drink）
3.4.7 確認(rèn)與取消處理電路模塊（ok_or_cancel）
3.4.8 退幣處理電路模塊（coin_returned）
3.4.9 出貨并計算存貨電路模塊（give_check）
3.5 debouncing電路模塊
3.6 FPGA制作討論
第4章 電子鐘
4.1 電子鐘功能概述
4.2 電子鐘外觀
4.3 共享組件與程序包的設(shè)計說明
4.3.1 1Hz_generator組件
4.3.2 count60組件
4.3.3 count24組件
4.3.4 alarm_set組件
4.3.5 stop_watch組件
4.3.6 i60bcd組件
4.3.7 i24bcd組件
4.3.8 bin2led組件
4.3.9 七段顯示器掃描輸出電路模塊（display）
4.3.10 entity模塊
4.3.11 architecture模塊
4.3.12 正常計數(shù)時間功能模塊
4.3.13 定時器設(shè)定與計時功能模塊
4.3.14 鬧鐘設(shè)定與時間對比功能模塊
4.3.15 輸出選擇與數(shù)碼轉(zhuǎn)換功能模塊
4.3.16 掃描多路輸出功能模塊
4.4 FPGA制作討論
第5章 紅綠燈交通信號系統(tǒng)
5.1 紅綠燈交通信號系統(tǒng)功能概述
5.2 紅綠燈交通信號系統(tǒng)外觀
5.3 實驗電路安排
5.4 紅綠燈交通信號系統(tǒng)的VHDL模塊圖
5.5 紅綠燈交通信號系統(tǒng)VHDL程序設(shè)計說明
5.5.1 clk_gen時鐘發(fā)生電路（即分頻電路）的VHDL設(shè)計說明
5.5.2 traffic_mux計數(shù)秒數(shù)選擇電路的VHDL程序設(shè)計說明
5.5.3 count_down倒計時控制電路的VHDL程序設(shè)計說明
5.5.4 traffic_fsm紅綠燈信號控制電路的VHDL程序設(shè)計說明
5.6 建造一個屬于自己的程序包（package）
5.6.1 traffic紅綠燈信號系統(tǒng)電路的VHDL程序設(shè)計說明
5.7 FPGA制作討論
第6章 步進(jìn)電機(jī)定位控制系統(tǒng)
6.1 步進(jìn)電機(jī)定位控制系統(tǒng)功能概述
6.2 步進(jìn)電機(jī)定位控制系統(tǒng)的VHDL模塊圖
6.3 步進(jìn)電機(jī)速度控制系統(tǒng)VHDL程序設(shè)計說明
6.3.1 entity模塊
6.3.2 architecture模塊
6.3.3 步進(jìn)電機(jī)方向設(shè)定電路模塊
6.3.4 步進(jìn)電機(jī)步進(jìn)移動與定位控制電路模塊
6.3.5 編碼輸出電路模塊
6.4 FPGA制作討論
第7章 直流電機(jī)速度控制系統(tǒng)
7.1 直流電機(jī)速度控制系統(tǒng)功能概述
7.1.1 電機(jī)加速
7.1.2 電機(jī)減速
7.1.3 電機(jī)定速
7.1.4 速度檢測
7.2 實驗電路安排
7.3 直流電機(jī)速度控制系統(tǒng)的VHDL模塊圖
7.4 直流電機(jī)速度控制系統(tǒng)VHDL程序設(shè)計說明
7.5 FPGA制作討論
第8章 計算器
8.1 加法器/減法器電路設(shè)計
8.1.1 全加器電路
8.1.2 四位逐位進(jìn)位加法器
8.1.3 二進(jìn)制編碼的十進(jìn)制（BCD）加法器電路
8.1.4 BCD碼取9補(bǔ)碼電路
8.1.5 一個字符的BCD加/減法器
8.1.6 三個字符的BCD加/減法器
8.1.7 負(fù)數(shù)取補(bǔ)修正電路
8.1.8 寄存器電路
8.1.9 倒數(shù)計數(shù)器電路
8.1.10 加/減法器電路
8.2 乘法器電路設(shè)計
8.2.1 左移位寄存器電路
8.2.2 右移位寄存器電路
8.2.3 2選1選擇器
8.2.4 乘法器電路
8.3 除法器電路設(shè)計
8.4 鍵盤掃描電路設(shè)計
8.4.1 分頻器電路
8.4.2 鍵盤掃描計數(shù)器電路
8.4.3 按鍵檢測電路
8.4.4 按鍵抖動消除電路
8.4.5 鍵盤編碼電路
8.5 顯示電路設(shè)計
8.5.1 七段顯示器掃描電路
8.5.2 計數(shù)譯碼電路
8.5.3 BCD多路選擇器
8.5.4 BCD對應(yīng)七段顯示器編碼電路
8.5.5 顯示電路整合
8.6 FPGA制作討論
第9章 點陣列LED顯示控制系統(tǒng)
9.1 點陣列LED顯示控制系統(tǒng)功能概述
9.1.1 點陣列LED顯示組件的介紹
9.1.2 掃描式顯示原理的介紹
9.1.3 字符字形的編碼
9.2 單一字符顯示電路
9.2.1 硬件電路結(jié)構(gòu)設(shè)計
9.2.2 單一字符顯示電路的VHDL程序設(shè)計說明
9.2.3 仿真波形圖
9.3 八位數(shù)字字符顯示電路
9.3.1 硬件電路結(jié)構(gòu)設(shè)計
9.3.2 八位數(shù)字字符顯示電路的VHDL程序設(shè)計說明
9.3.3 仿真波形圖
9.4 獨立式掃描電路模塊
9.4.1 獨立式掃描電路模塊的VHDL程序設(shè)計說明
9.4.2 仿真波形圖
9.5 水平式掃描顯示電路
9.5.1 水平式掃描法
9.5.2 程序代碼
9.5.3 仿真結(jié)果
9.6 結(jié)束語
9.7 FPGA制作討論
附錄