CPLD系統(tǒng)設(shè)計技術(shù)入門與應(yīng)用

　　本書定位于復(fù)雜可編程邏輯器件的系統(tǒng)設(shè)計技術(shù)，以ALTERA公司的系列芯片和相應(yīng)的開發(fā)軟件為目標(biāo)載體進(jìn)行闡述.本書從系統(tǒng)設(shè)計的角度詳盡地闡述了ALTERA主要系列的PLD芯片的結(jié)構(gòu)和特點以及相應(yīng)的開發(fā)軟件MAX+PlusII和Quartus的使用.同時，本書以大量新穎而詳盡的設(shè)計實例為基礎(chǔ)，著重描述了數(shù)字系統(tǒng)設(shè)計的系統(tǒng)級設(shè)計方法，并且從數(shù)字系統(tǒng)設(shè)計的完整性的角度對數(shù)字系統(tǒng)設(shè)計的重要性，數(shù)字系統(tǒng)的可測性和數(shù)字系統(tǒng)的可靠設(shè)計作了初步的探討.本書不僅可作為相關(guān)專業(yè)的各個層次的學(xué)生，教師的參考書與實驗指導(dǎo)書，同時也可作硬件系統(tǒng)設(shè)計人員掌握最新技術(shù)的實用參考書.序言眾所周知，電子系統(tǒng)的集成化，不僅可使系統(tǒng)的體積小、重量輕且功耗低，更重要的是可使系統(tǒng)的可靠性大大提高。因此自集成電路問世以來，集成規(guī)模便以10倍/6年的速度增長。從20世紀(jì)90年代初以來，電子系統(tǒng)日趨數(shù)字化、復(fù)雜化和大規(guī)模集成化。由于個人電腦、無繩電話和高速數(shù)據(jù)傳輸設(shè)備的發(fā)展需求，電子廠商們越加迫切地追求電子產(chǎn)品的高功能、優(yōu)品質(zhì)、低成本、微功耗和微小封裝尺寸。為達(dá)此目標(biāo)，必須采用少量的IC器件和面積盡可能小的PCB板研制高集成化的復(fù)雜系統(tǒng)，這些要求進(jìn)一步促進(jìn)集成工藝的發(fā)展。1999年，以0.18微米工藝為基礎(chǔ)的百萬門器件已經(jīng)出現(xiàn)，預(yù)計在2002年和2005年，集成？ひ戰(zhàn)直鶇锏？0.13微米和0.1微米。深亞微米半導(dǎo)體工藝、B表面安裝技術(shù)的發(fā)展又支持了產(chǎn)品的集成化程度的進(jìn)步，使電子產(chǎn)品進(jìn)入了片上系統(tǒng)（SOC，SystemOnChip）時代。所謂片上系統(tǒng)的設(shè)計，是將電路設(shè)計、系統(tǒng)設(shè)計、硬件設(shè)計、軟件設(shè)計和體系結(jié)構(gòu)設(shè)計集合于一體的設(shè)計。這樣復(fù)雜的設(shè)計通常需要很多人、經(jīng)過多年研究開發(fā)方能實現(xiàn)，不依靠計算機的幫助是無法在短期完成的。圖0-1產(chǎn)品的利潤與其上市時間的關(guān)系另一方面，電子產(chǎn)品設(shè)計周期短和上市快也是電子廠商們堅持不懈的追求。圖0-1表明了產(chǎn)品上市時間與其利潤之間的關(guān)系。一個產(chǎn)品從開始上市到其從市場上被淘汰為止，其銷售情況是一個三角形。這個三角形的面積便是此產(chǎn)品的總的利潤，如果產(chǎn)品上市晚了，如圖中t2時間較t1時間晚了時間Δ，則從t2開始的三角形的面積比從t1開始的三角形的面積將小得多，也就是所獲得的總利潤將小得多。這說明，一個企業(yè)如果能夠比其競爭對手更快地推出新產(chǎn)品，更快地對市場作出反應(yīng)，即可獲取更大的市場份額和更大的利潤。電子設(shè)計自動化（EDA，ElectronicsDesignAutomation），即用計算機幫助設(shè)計人員完成繁瑣的設(shè)計工作，是解決以上兩個問題的惟一途徑。電子設(shè)計自動化在不同的時期有不同的內(nèi)容。在20世紀(jì)70年代表現(xiàn)為計算機輔助設(shè)計（CAD），即將電子設(shè)計中涉及到的許多計算用計算機程序?qū)崿F(xiàn)。在20世紀(jì)80年代表現(xiàn)為計算機輔助工程（CAE），主要體現(xiàn)在一些繪圖軟件出現(xiàn)，減輕了設(shè)計人員的勞動。從20世紀(jì)80年代末開始，設(shè)計復(fù)雜程度越來越高，EDA的主要內(nèi)容逐步轉(zhuǎn)變?yōu)殡娮酉到y(tǒng)設(shè)計自動化（ESDA）?，F(xiàn)在數(shù)字系統(tǒng)的EDA可以直接根據(jù)設(shè)計要求，以自頂至底的方式設(shè)計，并相應(yīng)地完成系統(tǒng)描述、仿真、集成和驗證等環(huán)節(jié)，直到最后生成所需要的器件。在以上過程中，除系統(tǒng)級設(shè)計和行為級描述及對功能的描述以外均可由計算機自動完成。也就是說，設(shè)計人員借助開發(fā)軟件的幫助，可以將設(shè)計過程中的許多細(xì)節(jié)問題拋開，而將注意力集中在產(chǎn)品的總體開發(fā)上。這樣大大減輕了工作人員的工作量，提高了設(shè)計效率，減少了以往復(fù)雜的工序，縮短了開發(fā)周期，實現(xiàn)了真正意義上的電子設(shè)計自動化。這個變化是伴隨著片上系統(tǒng)的設(shè)計出現(xiàn)的，因此有人將EDA轉(zhuǎn)向片上系統(tǒng)看作是一次關(guān)于系統(tǒng)設(shè)計的革命。對電子系統(tǒng)設(shè)計自動化而言，現(xiàn)代設(shè)計方法和現(xiàn)代測試方法是至關(guān)重要的。當(dāng)前，EDA包含單片機、ASIC（專用集成電路）和DSP（數(shù)字信號處理）等主要方向。無論哪一種方向，都需要一個功能齊全、處理方法先進(jìn)、使用方便和高效的開發(fā)系統(tǒng)。目前世界上一些大型EDA軟件公司已開發(fā)了一些著名的軟件，如orCAD、Cadence、PSPICE（以及由其衍生出的軟件ElectronicWorkBench）和Viewlogic（現(xiàn)在為INNOVEDA）等，各大半導(dǎo)體器件公司為了推動其生產(chǎn)的芯片的應(yīng)用，也推出了一些開發(fā)軟件，如Lattice公司的Synario，ALTERA公司的Max+plusII，Xilinx公司的Fundation等。隨著新器件和新工藝的出現(xiàn)，這些開發(fā)軟件也在不斷更新或升級，如Lattice公司的Synario和ALTERA公司的Max+plusII將分別被Expert和Quatues所代替。軟件系統(tǒng)變化如此之快，使得幾年前出版的有關(guān)書籍，特別是教材，已經(jīng)不能完全適用于現(xiàn)在的器件和開發(fā)系統(tǒng)的現(xiàn)狀。每個開發(fā)系統(tǒng)都有自己的描述語言，為了便于各系統(tǒng)之間的兼容，IEEE公布了幾種標(biāo)準(zhǔn)語言，最常用的有VHDL和Verilog。VHDL是美國國防部于20世紀(jì)80年代初推出，其全稱是VeryHighSpeedIntegratedCircuitHDL，即超高速集成電路硬件描述語言，該語言曾于1987年和1993年兩次被定為IEEE的標(biāo)準(zhǔn)；Verilog語言原是美國GatewayDesignAutomation公司于20世紀(jì)80年代開發(fā)的邏輯模擬器Verilog-XL所使用的硬件描述語言。1989年Cadence公司收購該公司后于1990年公開以VerilogHDL名稱發(fā)表，并成立了OVI（OpenVerilogInternational）組織負(fù)責(zé)該語言的發(fā)展。由于該語言的優(yōu)越性，各大半導(dǎo)體器件公司紛紛采用它作為開發(fā)本公司產(chǎn)品的工具。IEEE也于1995年將其定為協(xié)會的標(biāo)準(zhǔn)，即IEEE1364-1995，這兩種語言已成為從事EDA的電子工程師必須掌握的工具。與開發(fā)工具同樣重要的是器件，就ASIC方向而言，所使用的集成方式有全定制、半定制和可編程邏輯器件等。可編程邏輯器件（PLD）與全定制和半定制不同，它按標(biāo)準(zhǔn)器件生產(chǎn)，芯片工廠因此可以獲得規(guī)模生產(chǎn)效益。而用戶則可以通過編程PLD器件以實現(xiàn)特殊的應(yīng)用，從而獲得ASIC產(chǎn)品的功能。換言之，PLD將控制功能交給用戶，用戶在用PLD器件研發(fā)產(chǎn)品時即獲得了這種控制功能。CPLD和FPGA較全定制和半定制方法具有更多的靈活性——既適用于短研制周期、小批量產(chǎn)品開發(fā)，也可用于大批量產(chǎn)品的樣品研制，且項目開發(fā)前期費用低，開發(fā)時間短，有利于新產(chǎn)品占領(lǐng)市場，是目前ASIC設(shè)計所使用的最主要的方法。有人認(rèn)為，可編程邏輯器件（PLD）不僅近年來受到系統(tǒng)設(shè)計者的青睞，而且在半導(dǎo)體領(lǐng)域中呈現(xiàn)出一支獨秀的增長態(tài)勢，成為系統(tǒng)級平臺設(shè)計的首選。隨著PLD器件向更高速、更高集成度、更強功能和更靈活的方向發(fā)展，將來也仍然是掩膜式專用集成電路（全定制與半定制方式）有力的競爭者。CPLD和FPGA普及的另一個重要原因是IP（知識產(chǎn)權(quán)）越來越被高度重視，帶有IP內(nèi)核的功能塊在ASIC設(shè)計平臺上的應(yīng)用日益廣泛。越來越多的設(shè)計人員，采用設(shè)計重用，將系統(tǒng)設(shè)計模塊化，為設(shè)計帶來了快捷和方便。并可以使每個設(shè)計人員充分利用軟件代碼，提高開發(fā)效率，減少應(yīng)市時間，降低研發(fā)費用，縮短研發(fā)周期，降低風(fēng)險。這是研究EDA技術(shù)必須關(guān)注的問題。本叢書的宗旨為讀者介紹當(dāng)前我國最流行的幾種EDA軟件以及CPLD和FPGA的原理和應(yīng)用，其中包括通用設(shè)計軟件Protel，電路設(shè)計軟件OrCAD，電路設(shè)計軟件Multisim（原ElectronicWorkbench6.0以上版本），系統(tǒng)模擬軟件Systemview和CPLD開發(fā)軟件Max+plusII（Quatues），F(xiàn)PGA開發(fā)軟件Fundation，ispLSI開發(fā)軟件Expert（Synario）等。在介紹這些EDA軟件時，既不像大部分教科書那樣只簡要介紹它們的基本規(guī)則和有關(guān)器件的基本原理（這種介紹只適用于對初學(xué)者的訓(xùn)練，對生產(chǎn)科研的實際應(yīng)用則不能完全適應(yīng)）；也不像使用手冊那樣洋洋大篇，難以快速掌握；更不像公司宣傳用的資料那樣過多地介紹自己的產(chǎn)品，缺乏可讀性。而是從教會讀者基本使用方法開始，通過各種實例，由淺入深地介紹其應(yīng)用（在3個介紹開發(fā)軟件的著作中還按以用為本的原則對有關(guān)的器件和VHDL語言作了必要的闡述）。叢書作者都是有一定教學(xué)和科研實踐經(jīng)驗的教師，清楚如何啟發(fā)讀者快速地掌握軟件的精要，各本書中也不同程度地反映了作者教學(xué)和科研實踐中的寶貴經(jīng)驗，其中很多是在教科書和使用手冊中見不到的（例如對VHDL的應(yīng)用，教科書上介紹的只是通用的規(guī)則，本叢書則是介紹針對某個開發(fā)系統(tǒng)中適用的規(guī)則）。尤其介紹了若干較大型的設(shè)計實例，直至對IP的簡單應(yīng)用。讀者可以從入門開始，經(jīng)過由淺入深的訓(xùn)練，逐步達(dá)到精通的境界。黃正瑾于東南大學(xué)2001年12月

暫缺《CPLD系統(tǒng)設(shè)計技術(shù)入門與應(yīng)用》作者簡介