PLD器件與EDA技術

第1章 可編程邏輯器件的硬件結構
1．1 可編程邏輯器件概述
l．2 MAX7000系列PLD器件的結構與特點
1．2．1 基本宏單元（Macroceil）
1．2．2 邏輯陣列塊（Logic Array Block）
1．2．3 I／O引腳
1．2．4 可編程互連陣列（Programmable Interconneet Array）及I／O控制塊
1．2．5 復雜宏單元
1．2．5．1 共享擴展乘積項（Sharea．ble Expanders）
1．2．5．2 并聯擴展乘積項（Parallel Expanders）
1．2．5．3 異或門控制端
1．2．5．4 D觸發(fā)器的時鐘
1．2．5．5 D觸發(fā)器的置位（PRN）和清零（CLRN）控制
1．2．6 MAX7000E和MAX7000S系列PLD的結構
1．2．7 時間特性（Timing）
1．3 FLEXlOK系列PLD器件的結構與特點
1．3．1 FLEXlOK系列PLD芯片的總結構
1．3．2 隱埋陣列塊（EAB）
1．3．3 邏輯陣列塊（LAD）
1．3．4 邏輯單元（LE）
1．3．5 快速互連通道（FaSt Track Interconnect）
1．3．6 I／O單元（I／OElemen亡）
1．3．7 時間特性（Timing）
1．3．8 其它應用特點
第2章 MAX+plusⅡPLD開發(fā)工具
2．1 PLD開發(fā)流程
2．2 電路設計輸入
2．3 編譯處理
2．4 仿真器（Simulator）
2．5 時序分析器（Timing Analyzer）
2．6 編程器（Programmer）
2．7 一個綜合例子
2．7．1 設計說明
……