大規(guī)?？删幊踢壿嬈骷c數(shù)字系統(tǒng)設(shè)計(jì)

     目錄
   第一章 緒論
    1.1引言
    1.2可編程邏輯器件及EDA技術(shù)的發(fā)展史
    習(xí) 題
   第二章 可編程邏輯器件基礎(chǔ)
    2.1可編程邏輯器件的分類
    2.1.1可編程邏輯器件的集成度分類
    2.1.2可編程邏輯器件的其它分類方法
    2.2PLD類器件的基本結(jié)構(gòu)
    2.2.1與或陣列
    2.2.2宏單元
    2.3FPGA的基本結(jié)構(gòu)
    2.3.1查找表型FPGA的結(jié)構(gòu)
    2.3.2多路開關(guān)型FPGA的結(jié)構(gòu)
    2.3.3多級與非門型FPGA的結(jié)構(gòu)
    2.4可編程元件
    2.4.1熔絲開關(guān)和反熔絲開關(guān)
    2.4.2浮柵編程技術(shù)
    2.4.3SRAM配置存儲器
    2.5先進(jìn)的可編程邏輯器件的編程和測試技術(shù)
    2.5.1在系統(tǒng)可編程技術(shù)
    2.5.2邊界掃描測試技術(shù)
    習(xí) 題
   第三章 Lattice公司的ispLSI系列器件
    3.1ispLSI系統(tǒng)器件概述
    3.1.1ispLSI系列器件的介紹
    3.1.2iSpLSI系列器件的主要技術(shù)特性
    3.2ispLSI器件的結(jié)構(gòu)原理
    3.2.1ispLSI1000/1000E 系列器件
    3.2.2ispLSI2000系列器件
    3.2.3ispLSI3000系列器件
    3.2.4ispLSI6000系列器件
    3.3ispLSI1016芯片介紹
    3.3.1ispLSI1016的結(jié)構(gòu)和特點(diǎn)
    3.3.2ispLSI1016的主要性能指標(biāo)和封裝
    3.3.3功耗和時(shí)延模型
    3.4isp器件的編程
    3.4.1器件編程元件的物理布局
    3.4.2ISP編程接口
    3.4.3多個(gè)ISP器件編程的配置方式
    3.4.4ISP狀態(tài)機(jī)
    3.4.5編程的定時(shí)關(guān)系
    習(xí) 題
   第四章 Xilinx公司的FPGA
    4.1Xilinx公司的FPGA簡介
    4.2FPGA的結(jié)構(gòu)原理
    4.2.1XC2000系列的LCA結(jié)構(gòu)
    4.2.2XC3000系列的LCA結(jié)構(gòu)
    4.2.3XC4000系列的LCA結(jié)構(gòu)
    4.2.4內(nèi)部晶體振蕩器
    4.3FPGA的配置
    4.3.1工作模式
    4.3.2配置流程
    4.4FPGA的主要性能參數(shù)
    4.4.1Xilinx的FPGA的產(chǎn)品型號命名及意義
    4.4.2FPGA的性能參數(shù)
    4.4.3FPGA的封裝形式及管腳說明
    習(xí) 題
   第五章 器件設(shè)計(jì)
    5.1概述
    5.1.1大規(guī)?？删幊踢壿嬈骷脑O(shè)計(jì)流程
    5.1.2設(shè)計(jì)軟件介紹
    5.2Synario設(shè)計(jì)環(huán)境和基本操作
    5.2.1Synari0軟件環(huán)境
    5.2.2基本命令
    5.2.3設(shè)計(jì)流程
    5.3設(shè)計(jì)輸入、設(shè)計(jì)實(shí)現(xiàn)和設(shè)計(jì)仿真
    5.3.1創(chuàng)建一個(gè)新的項(xiàng)目
    5.3.2輸入電路圖
    5.3.3輸入ABEL文件
    5.3.4建立頂層設(shè)計(jì)文件
    5.3.5編譯和設(shè)計(jì)實(shí)現(xiàn)
    5.3.6仿真設(shè)計(jì)
    5.4編程軟件的使用方法
    習(xí) 題
   第六章 ABEL硬件描述語言
    6.1ABEL語言元素
    6.1.1字符和數(shù)
    6.1.2運(yùn)算符、表達(dá)式與方程
    6.1.3其它元素
    6.2語言結(jié)構(gòu)
    6.2.1基本結(jié)構(gòu)
    6.2.2模塊語句和標(biāo)題語句
    6.2.3DECLARATIONS定義段
    6.2.4邏輯描述
    6.2.5TESTVECTORS測試向量表
    6.3DIRECTIVES指示字
    習(xí) 題
   第七章 數(shù)字系統(tǒng)設(shè)計(jì)方法
    7.1設(shè)計(jì)方法基礎(chǔ)
    7.1.1數(shù)字系統(tǒng)設(shè)計(jì)流程
    7.1.2基本方法
    7.1.3設(shè)計(jì)準(zhǔn)則
    7.2組合邏輯電路設(shè)計(jì)
    7.2.1編碼器及譯碼器
    7.2.2多路數(shù)據(jù)選擇器/多路分配器
    7.2.3比較器
    7.2.4加法器
    7.3寄存器邏輯電路設(shè)計(jì)
    7.3.1基本觸發(fā)器和寄存器
    7.3.2計(jì)數(shù)器
    7.3.3移位寄存器
    7.4狀態(tài)機(jī)設(shè)計(jì)
    7.4.1狀態(tài)機(jī)的基本結(jié)構(gòu)和功能
    7.4.2狀態(tài)機(jī)的表示方法
    7.4.3狀態(tài)機(jī)設(shè)計(jì)
    7.5輸入/輸出接口電路
    7.6測試向量
    7.6.1測度向量
    7.6.2編寫測試向量的技巧
    7.7數(shù)字系統(tǒng)設(shè)計(jì)示例：數(shù)字跑表
    7.7.1系統(tǒng)設(shè)計(jì)和功能分割
    7.7.2模塊設(shè)計(jì)
    7.7.3設(shè)計(jì)實(shí)現(xiàn)
    習(xí) 題
    思考題
   第八章 大規(guī)?？删幊踢壿嬈骷膽?yīng)用
    8.1CPLD和FPGA在微機(jī)系統(tǒng)中的應(yīng)用
    8.1.1地址譯碼器
    8.1.2總線仲裁器
    8.1.3DRAM控制器
    8.1.4多功能模塊
    8.2大規(guī)?？删幊唐骷谕ㄐ蓬I(lǐng)域內(nèi)的應(yīng)用
    8.2.1高速數(shù)字鑒相器
    8.2.2高速數(shù)字相關(guān)器
    8.2.3利用ISP器件實(shí)現(xiàn)可編程PCM采編器
    8.3在數(shù)字信號處理技術(shù)（DSP）領(lǐng)域中的應(yīng)用
    8.3.1快速加法器設(shè)計(jì)
    8.3.2快速乘法器設(shè)計(jì)
    8.3.3FIR有限沖擊響應(yīng)濾波器
    習(xí) 題
    思考題
   第九章 數(shù)字電路和數(shù)字系統(tǒng)實(shí)驗(yàn)
    9.1實(shí)驗(yàn)一 基本門電路實(shí)驗(yàn)
    9.2實(shí)驗(yàn)二 3/8譯碼器實(shí)驗(yàn)
    9.3實(shí)驗(yàn)三 BCD/七段顯示譯碼器實(shí)驗(yàn)
    9.4實(shí)驗(yàn)四 計(jì)數(shù)器實(shí)驗(yàn)
    9.5實(shí)驗(yàn)五 模擬74LS160計(jì)數(shù)器實(shí)驗(yàn)
    9.6實(shí)驗(yàn)六 交通燈控制器
    9.7實(shí)驗(yàn)七 乒乓球游戲機(jī)
    9.8實(shí)驗(yàn)八 掃描數(shù)碼顯示器
    9.9實(shí)驗(yàn)九 頻率計(jì)
    9.10實(shí)驗(yàn)十 數(shù)字鐘
   第十章 綜合數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)
    10.1實(shí)驗(yàn)一 地址譯碼器
    10.2實(shí)驗(yàn)二 總線仲裁器
    10.3實(shí)驗(yàn)三 接口電路模塊
    10.4實(shí)驗(yàn)四 16位高速相關(guān)器
    10.5實(shí)驗(yàn)五 PCM采編器
    10.6實(shí)驗(yàn)六 加法器
    10.7實(shí)驗(yàn)七 乘法器設(shè)計(jì)
    10.8實(shí)驗(yàn)八 FIR有限沖擊響應(yīng)濾波器
   附錄A ISP數(shù)字電路/數(shù)字系統(tǒng)實(shí)驗(yàn)板介紹
   附錄B Synari0軟件使用技巧
   附錄C GDS器件的開發(fā)
   參考文獻(xiàn)