數(shù)字電路邏輯設(shè)計(jì)

     目錄
   第1章 數(shù)制與編碼
    1.1 進(jìn)位計(jì)數(shù)制
    1.2 二迸制數(shù)
    1.3 八進(jìn)制數(shù)和十六進(jìn)制數(shù)
    1.4 數(shù)制轉(zhuǎn)換
    1.4.1 十進(jìn)制數(shù)和非十進(jìn)制數(shù)之間的轉(zhuǎn)換
    1.4.2 2n進(jìn)位制數(shù)之間的轉(zhuǎn)換
    1.5 BCD碼
    1.5.1 8421碼
    1.5.2 2421碼
    1.5.3 余3碼
    1.6 可靠性代碼
    1.6.1 格雷（Gray）碼
    1.6.2 奇偶檢驗(yàn)碼（ParityCheckCodes）
    習(xí)題1
   第2章 邏輯代數(shù)
    2.1 邏輯代數(shù)的基本運(yùn)算
    2.1.1 或運(yùn)算
    2.1.2 與運(yùn)算
    2.1.3 非運(yùn)算
    2.1.4 正負(fù)邏輯
    2.2 邏輯代數(shù)的基本定律及規(guī)則
    2.2.1 邏輯函數(shù)間的相等
    2.2.2 邏輯代數(shù)的基本定律
    2.2.3 邏輯代數(shù)的三項(xiàng)規(guī)則
    2.2.4 邏輯代數(shù)的常用公式
    2.2.5 復(fù)合邏輯
    2.3 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式
    2.3.1 邏輯函數(shù)的“積之和”（與或）和“和之積”（或與）表示形式
    2.3.2 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式
    2.4 邏輯函數(shù)的化簡
    2.4.1 代數(shù)化簡法
    2.4.2 卡諾圖化簡法
    2.5 函數(shù)化簡中的兩個(gè)實(shí)際問題
    2.5.1 不完全定義的邏輯函數(shù)的化簡
    2.5.2 具有多個(gè)輸出的邏輯函數(shù)的化簡
    習(xí)題2
   第3章 門電路
    3.1 門電路的組成原理
    3.1.1 二極管與門和或門
    3.1.2 非門（反相器）
    3.2 TTL門電路
    3.2.1 典型TTL與非門
    3.2.2 TTL門電路邏輯功能的擴(kuò)展
    3.2.3 其他雙極型門電路簡介
    3.3 MOS門電路
    3.3.1 MOS反相器
    3.3.2 CMOS與非門和或非門
    3.3.3 關(guān)于動(dòng)態(tài)MOS電路
    習(xí)題3
   第4章 組合邏輯電路
    4.1 小規(guī)模集成電路組成的組合電路的分析與設(shè)計(jì)
    4.1.1 組合電路的傳統(tǒng)分析方法
    4.1.2 組合電路的傳統(tǒng)設(shè)計(jì)方法
    4.1.3 組合電路設(shè)計(jì)中的幾個(gè)實(shí)際問題
    4.1.4 組合電路中邏輯符號的等效變換
    4.2 組合邏輯中規(guī)模集成電路
    4.2.1 編碼器
    4.2.2 譯碼器
    4.2.3 數(shù)據(jù)選擇器
    4.2.4 數(shù)碼比較器
    4.2.5 全加器
    4.2.6 奇偶校驗(yàn)器
    4.3 組合電路中的冒險(xiǎn)
    習(xí)題4
   第5章 時(shí)序邏輯電路引論
    5.1 概述
    5.2 記憶元件——觸發(fā)器
    5.2.1 基本型RS觸發(fā)器
    5.2.2 觸發(fā)器的功能描述
    5.2.3 鐘控觸發(fā)器
    5.2.4 主從觸發(fā)器
    5.2.5 邊沿觸發(fā)器
    5.2.6 觸發(fā)器的異步復(fù)位置位端
    5.2.7 CMOS觸發(fā)器
    5.3 觸發(fā)器的應(yīng)用
    習(xí)題5
   第6章 同步時(shí)序電路的分析與設(shè)計(jì)
    6.1 同步時(shí)序電路的描述
    6.1.1 MEALY型電路的描述
    6.1.2 MOORE型電路的描述
    6.2 同步時(shí)序電路的分析
    6.3 同步時(shí)序電路的設(shè)計(jì)
    6.3.1 原始狀態(tài)表（圖）的形成
    6.3.2 狀態(tài)化簡
    6.3.3 狀態(tài)分配
    6.3.4 控制函數(shù)和輸出函數(shù)的確定
    6.3.5 一般同步時(shí)序電路設(shè)計(jì)舉例
    6.4 典型同步時(shí)序電路的設(shè)計(jì)
    6.4.1 同步計(jì)數(shù)器
    6.4.2 移位寄存器型計(jì)數(shù)器
    6.4.3 序列信號發(fā)生器
    6.4.4 脈沖分配器
    習(xí)題6
   第7章 脈沖異步時(shí)序電路的分析與設(shè)計(jì)
    7.1 脈沖異步時(shí)序電路的分析
    7.2 脈沖異步時(shí)序電路的設(shè)計(jì)
    7.2.1 脈沖異步時(shí)序電路的一般設(shè)計(jì)方法
    7.2.2 異步計(jì)數(shù)器的設(shè)計(jì)方法
    習(xí)題7
   第8章 時(shí)序集成器件
    8.1 寄存器
    8.1.1 代碼寄存器
    8.1.2 移位寄存器
    8.1.3 寄存器的應(yīng)用
    8.2 計(jì)數(shù)器
    8.2.1 同步二進(jìn)制計(jì)數(shù)器
    8.2.2 同步十進(jìn)制計(jì)數(shù)器
    8.2.3 異步計(jì)數(shù)器
    8.2.4 計(jì)數(shù)器的級聯(lián)
    習(xí)題8
   第9章 存儲器和可編程邏輯器件
    9.1 存儲器
    9.1.1 只讀存儲器（ROM）
    9.1.2 隨機(jī)存取存儲器（RAM）
    9.2 可編程邏輯器件
    9.2.1 PLD電路表示法
    9.2.2 可編程陣列邏輯器件PAL
    9.2.3 通用陣列邏輯器件GAL
    9.2.4 PAL和GAL器件的開發(fā)工具
    習(xí)題9
   第10章 脈沖信號的產(chǎn)生與整形
    10.1 集成定時(shí)器CC7555
    10.1.1 CC7555的電路結(jié)構(gòu)
    10.1.2 定時(shí)器的邏輯功能
    10.2 施密特觸發(fā)器
    10.2.1 用555定時(shí)器構(gòu)成的施密特觸發(fā)器
    10.2.2 集成施密特觸發(fā)器
    10.2.3 施密特觸發(fā)器的應(yīng)用
    10.3 單穩(wěn)態(tài)觸發(fā)器
    10.3.1 用555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
    10.3.2 集成單穩(wěn)態(tài)觸發(fā)器
    10.3.3 單穩(wěn)態(tài)觸發(fā)器的應(yīng)用
    10.4 多諧振蕩器
    10.4.1 用555定時(shí)器構(gòu)成的多諧振蕩器
    10.4.2 石英晶體振蕩器
    習(xí)題10
   第11章 A/D與D/A變換
    11.1 D/A轉(zhuǎn)換器
    11.1.1 R－2RT型電阻D/A轉(zhuǎn)換器
    11.1.2 集成D/A轉(zhuǎn)換器
    11.2 A/D轉(zhuǎn)換器
    11.2.1 A/D轉(zhuǎn)換的一般過程
    11.2.2 常見ADC 的類型
    11.2.3 A/D轉(zhuǎn)換器的主要技術(shù)參數(shù)
    11.2.4 集成A/D轉(zhuǎn)換器
    習(xí)題11
   附錄一 常用基本邏輯單元國標(biāo)符號與非國標(biāo)符號對照表
   附錄二 半導(dǎo)體集成電路型號命名法
   附錄三 常用中、小規(guī)模集成電路產(chǎn)品型號索引
   參考文獻(xiàn)